pavlovconst

Здравствуйте, Компания ФОPM, Москва - разработчик автоматизированного тестового оборудования для контроля электронных компонентов. Компания ищет тополога печатных плат, очно или удаленно. Работа состоит в разработке топологии по требованиям и готовой электрической принципиальной схеме. Среда - только PADS Professional VX.2.8 Например, аналого-цифровая плата с ПЛИС MAX10, ЦАП и двумя аналоговыми трактами до 200MHz. Требуется сформировавшийся специалист, который сможет делать работу предсказуемо и в срок. Готовы работать с компанией или с самозанятым. Работа не единичная, возможно постоянное сотрудничество. С уважением, Константин

После реконфигурации нужно обязательно сбросить PLL. Сигнал асинхронный, в даташите должна быть написана минимальная длительность

Нашел еще один похожий тулкит, тоже написанный на Java - https://github.com/byuccl/RapidSmith2 RapidWright лежит в официальном репозитории Xilinx-a. Левыми их называть сложно =)

Вы, наверное, не то имеете ввиду. Мне нужны не комбинационные шаги между смежными регистрами, а количество регистров в длинном вычислительном конвейере Нашел команду report_path в доке по Таймквесту. По описанию, с опцией -min_path очень похоже на то, что я ищу, но получить результат пока не получилось. Пишет "No paths were found"

Всем привет! Можно ли автоматически подсчитать количество тактов в пайплайне между двумя указанными регистрами. Подразумеваем, что оба регистра в одном тактовом домене. Хочу узнать задержку распространения данных по тракту в стороннем коде. Может ли такое сделать Timequet или Vivado? Или, может, есть сторонние тулы, которые анализируют нетлист?

Этот примитив описан в документе "Designing with Low-Level Primitives". Описание мутное, блок-схемы нет. В общем, всячески не рекомендуют =) Асинхронную задержку сделать можно. Проще всего - соединив в цепочку элементы LCELL. Они описаны в том же документе.

Для импорта из AD в Quartus выбираем в меню генерацию нетлиста в формате OrcadPCB2. Это самый удобный формат, который после РУЧНОГО, но несложного редактирования превращается в qsf файл. Прошу прощения, не могу проверить на актуальном AD, но пару лет назад это работало.

Quartus создает текстовый файл с распиновкой под именем <PRJNAME>.pin. Среды для работы с ПП тоже умеют экспортировать распиновку в текстовом виде. Я копирую эти данные в Excel-таблицу, к которой подписаны скрипты для сортировки пинов по банкам, автозамены имен и свойств пинов и, далее, для полуавтоматического сравнения. Полностью автоматическим этот процес сделать не стремлюсь, поскольку мнемоники не всегда одинаковые. Например, один и тот же пин может называться "TDI JTAG 3.3-VLVTTL" в одном проекте, и "TDI JTAG 3.3VSchmittTrigger" - в другом. P.S. Упс, это я написал про то, как я убеждаюсь, что распиновка после импорта совпадает. А сам импорт я делаю в текстовом редакторе. Если знать несколько шорткатов, процесс не занимает много времени :)

Не пользуйтесь условием Comparison. Поставьте AND. Напротив s_ms_counter укажите желаемую константу. Ее можно будет менять без перекомпиляции

Поставьте "Trigger Conditions"=AND

Попробуйте сгенерировать нетлист и импортировать его в другой проект. См. пункт "EDA netlist writer" в окне Tasks

Не согласен. Очевидные вещи - да, оптимизирует. Но бывают более сложные варианты с косвенной адресацией или когда вы-то точно знаете из специфики вашей задачи, что провод всегда в 0, но из анализа RTL этого не следует. Наверное, зависит еще от стиля. У меня была такая же задача. Три экземпляра с разными параметрами. При автоматической оптимизации оставалась лишняя комбинационная логика, что вело к проблемам с времянками. При оптимизации "вручную", без параметров, результат получался ощутимо лучше. Сравнив два варианта я выяснил, где по коду синтезатору нужно подсказать. В проекте, естественно, оставил инициализацию через параметры

Точно сказано! Поддерживаю, коллега! Не надо изучать VHDL!

Стандарт 2008 года уже какбэ намекаэ.... .. что он давно устарел

Когда в проекте периодически появляются новые разработчики - накладные расходы на "привыкание" увеличиваются ( Есть еще вот такой подход - фильтр по типам файлов. Но я не уверен, что он гарантирует восстановление проекта бит-в-бит https://www.xilinx.com/support/answers/61232.html Поясните пож-ста, почему это важно?

То есть, write_project_tcl каждый раз перед коммитом? А если работают одновременно несколько человек - это ж замучаешься сворачивать-разворачивать?

Всем привет! Кто пользуется связкой Git + Vivado, подскажите, какие файлы вы держите под контролем версий, как настраиваете фильтры. Я хочу найти сетап, который, с одной стороны, будет максимально простым, с другой стороны - держать репозиторий чистым. Пока что пользуюсь таким .gitignore

Полоса HDMI 2.0 может достигать 18 Gbps, поэтому правильно будет его реализовывать не на рассыпухе, а с помощью встроенных высокоскоростных трансиверов. У Xilinx/AMD есть готовые (платные) IP - https://www.xilinx.com/products/intellectual-property/hdmi.html#overview

Я бы попробовал после project_close закрыть и quartus_sh. И дальнейшие дествия сделать в другом экземпляре quartus_sh.

Результат работы TCL скрипта, который делает назначения ног - строчки типа set_location_assignment PIN_D13 -to err_mem_dq[0] set_instance_assignment -name IO_STANDARD "SSTL-15 CLASS I" -to err_mem_dq[0] -tag __ddr3_hmc_ddr3_0_p0 set_instance_assignment -name INPUT_TERMINATION "PARALLEL 50 OHM WITH CALIBRATION" -to err_mem_dq[0] -tag __ddr3_hmc_ddr3_0_p0 set_instance_assignment -name OUTPUT_TERMINATION "SERIES 50 OHM WITH CALIBRATION" -to err_mem_dq[0] -tag __ddr3_hmc_ddr3_0_p0 в QSF файле. Открывайте QSF в текстовом редакторе и копируйте из старого проекта. При отладке памяти также может помочь EMIF tollkit https://www.intel.com/content/www/us/en/programmable/quartushelp/13.0/mergedProjects/program/syscon/syscon_about_emi_toolkit.htm

Насколько я знаю, ассайнменты нужно делать через TCL скрипт, который создается мастером. Это намекает, что проблема аппаратная, разве нет?

Предлагаю навсегда включить в Квартусе внешний текстовый редактор. Встроенный редактор убог по определению.

Если поднять тактовую частоту в 10 раз, то можно обойтись обычным FIFO и сдвиговыми регистрами Мультиплексоров не будет. Каждый такт задвигаем в FIFO по обному байту. При чтении - собираем слово из байтов.

Такой подход у National Instruments . PXIе - это их "корпоративный" стандарт, поэтому сделали так, как ИМ было удобно. А издержки заложены в стоимость шасси.

Даа, схема неполная, и сделана некачественно. Магическое VCC1.8V встречается лишь один раз... Там есть емейл автора, можно ему написать