Doka

А вот этот не смотрели? https://github.com/olofk/serv - SERV is the world's smallest RISC-V CPU. It's the perfect companion whenever you need a bit of computation.

либо не париться насчёт питона, тот же растовый https://github.com/sgherbst/svinst выдаёт на выходе Yaml, который довольно просто втянуть в питон.

@yes вот на питоне: https://github.com/sgherbst/pysvinst

посмотрите библиотеки из этой коллекции: https://github.com/iDoka/awesome-embedded-software (там есть прям раздел "Сжатие")

Со статусом свой решение напрашивается само собой. И это может быть быстрее и проще чем бороться с ветряными мельницами.

По теме "нейроночки и HW" (HDL & HLS) рекомендую посмотреть вот эту подборку 100+ репо (там есть как оптимизация конкретных блоков так и ускорители целиком): https://github.com/deepware-ai (саму ссылку нашёл тут https://t.me/hw_ml )

Увы, старая учётка не работает - такое ощущение, что после смены владельца они потеряли/потёрли базу юзеров. Не пробовали региться сами? Там любой мобильный или только китайский подходит? New users will receive 200 points upon registration. Uploaded data can be downloaded 20 times a day, non-uploaded data can only be downloaded 5 times a day, and users without points can download 2 times a day. You need to verify your mobile phone number to download.

А есть проверенный способ подружить симулятор и GNU Octave? Не у всех есть возможность покупки лицензии Matlab (ограничение бюджета либо просто пет-прoжект).

А на мой взгляд гит тем и крут, что вокруг него развивают инфраструктуру и делается много крутых штук. Я вот только относительно недавно освоил хуки (как раньше без них обходился - не представляю), а помимо встроенных есть еще и продвинутый сторонний обработчик хуков: https://pre-commit.com/#usage ❤️

в гит как минимум можно исходя из расширения/маски имени файла пометить через .gitattributes файл как бинарный, чтобы гит не пытался делать diff и прочие необдуманные вещи. помимо этого, так же есть такая приятная штука как git lfs

так это уже всё размечено в SystemRDL, а с помощью PeakRDL прожёвано и готово к рендерингу в любой (знакомый разработчику) стандарт. да и вообще - даже если какого-то верилога вне семантики SystemRDL надо нагенерить, то лучше использовать структурированные форматы хранения данных: json, yaml (мне лично по душе yaml).

* прошло 3 года, но.. ..лучше поздно: я бы посмотрел в сторону получения на выходе PeakRDL маркдауна (хотя может и хтмл сгодился бы), а дальнейшее преобразование в docx делать в pandoc (там же можно подсунуть и референсный док, с которого пандок "спишет" стили для создаваемого документа)

сообщение от пользователя Мур Тема: Информирование AlanSbor о проблеме построения NN Сообщение: Хочу порекомендовать вам изменить архитектуру вашей сети, если просматривается некая временная зависимость поведения от данных. Тогда для проб Вам стоит идти по пути создания RNN , где осуществляется анализ предыстории потока данных. Кстати это одна из самых перспективных , наряду с CNN, нейронок! Рекуррентность позволила решить многие тупиковые задачи. Удачи!

ок, но тот же матжакс нужен в 1% случаев, далее 90% времени на форуме: Read Only, потом какие-то языковые скрипты подгружаются т.е. гипотетически можно было бы отключить через Tampermonkey эти скрипты: forum/applications/core/interface/ckeditor/ckeditor/ckeditor.js forum/applications/core/interface/ckeditor/ckeditor/plugins/mathjax-lib/MathJax.js?config=TeX-AMS_CHTML forum/uploads/javascript_global/root_js_lang_1.js forum/applications/core/interface/plupload/plupload.full.min.js сколько это могло бы сэкономить?

Столкнулся с неприятным эффектом при открытии "нескольких" страниц форума: оказалось на новом движке каждая страница потребляет под 30МБ ОЗУ (Firefox 74) в связи с чем ищу способы с помощью недокументированных возможностей снизить потребление памяти (можно даже с частичной потерей функционала - например, режим read only). Разбирался ли кто-то как с помощью Tampermonkey (или подобных плагинов) ограничить/модифицировать загрузку тяжёлых, но необязательных частей страницы темы?

да, теперь работает поддерживаю

Не нашел в этом разделе такой темы, видимо она поднималась в модераторском телеграме, поэтому напишу тут. На различных ресурсах (внешних) куча ссылок на электроникс, но не все из них открываются корректно, предлагаю собирать тут примеры, чтобы подкрутить rewrite rules в движке/веб-сервере. пример: тут https://github.com/dmitrodem/p1735_decryptor дана ссылка формата https://electronix.ru/forum/lofiversion/index.php/t128531.html при попытке открытия форум выдаёт ошибку 500

Совршенно неожиданно после долгих поисков наткнулся на это: Robust I2C slave without a sampling clock https://dlbeer.co.nz/articles/i2c.html А там прям подробное развитие идеи, предложенной Самурай: да что-то наш гуру комбинационных петель и прочих асик-кульбитов давно не появлялся тут.. уж не сменил ли сферу интересов?

изобразил схему отсюда, такое себе конечно решение с этими петлями комбинационными:

ASIC О, спасибо, это прям то! 🔥 Еще и особенности расписали: This code has two drawbacks: The SCL signal is used as a clock in the FPGA/CPLD. The use of a Schmitt trigger on the SCL input pin is strongly recommended to avoid erratic behavior (without Schmitt trigger, any noise or ringing on the SCL line may introduce extra clock cycles, which would break the functionality). The start and stop conditions detection logic uses a combinatorial feedback loop, which is not a recommended practice. Same thing on the "incycle" signal that is used as asynchronous reset by the rest of the logic. These are the price to pay to avoid using an oversampling clock. If you can live with these drawbacks, you get a very compact I2C slave design. Otherwise, use an external clock to oversample SDA and SCL (method 2). This way, glitches can be filtered out using digital filters, and the start and stop condition detected easily (at the price of a more complex design). Если этот способ без комбинационной петли, как описано в решении по ссылке выше, то прям интерtсно. Пока раскуриваю код, который fpga4fun нагородили. PS: Но всёже интересно что там внутри у I2C IO-expander. Тот же NXP ставит внутрь осциллятор или у них там одноклоковая (SCL) логика, но надёжная как K155ЛА3?

Возможно ли такое в принципе: максимально упрощённый I2C slave, пусть это будет примитивный IO-expander (или даже O-expander для упрощения): мастер в него только пишет, никогда не читает. Т.о. от слейва потребуется только где надо (9й бит) драйвить SDA выдавая АСК. В принципе всё защёлкивание адресов, данных внутри слейва можно сделать по SCL, тоже самое с формированием АСК. Но вот в чём засада - так это то как детектировать START & STOP события? По классике: семплируются SCL & SDA доп. клоком, выявляется фронт/спад и детектируются START & STOP на основе задержанных на такт доп.клока и не задержанных SCL & SDA. Может ли в случае отсутствия дополнительного клока помочь какая-нить хитрая схема с защёлками вместо триггеров? PS: Теже микросхемы IO-expander'ов работают ведь без дополнительного внешнего клока (конечно может у них внутри RC-осциллятор, но тогда никакого low-power - раз там постоянно ножкой надо трепыхать).

Flutter?

Раз у вас есть лишняя ножка на "выбор чипа", а еще поди и не одна - то почему просто не сделать программную реализацию для второго I2C? писать ничего не надо - это реализаций на гитхабе как грязи под любую архитектуру и ресурсы. оверхед по ВОМ: +2 резистора (+1 резистор, если делать кастомную реализацию: 1хSDA + 2xSCL). ЗЫЖ давно себе в подобных кейсах задаю вопрос: а как бы эту задачу решили бы китайцы.

no found the data, file deleted : (

У меня было ощущение, что Бендер - детище OpenHW Group / PULP, но что-то в последнее время они начали отходить от его использования. Думаю полезно взглянуть на его альтернативы.