BSACPLD

А Вы знаете начальников, которые получают меньше чем их подчинённые? Я нет. Вообще мне кажется, что дальнейшее обсуждение в данной теме будет считаться флудом, т.к. все точки над "i" я уже расставил. Человек уже сам решает идти ему к нам на собеседование или нет. Если хотите поговорить об уровне зарплат в Москве и других городах давайте создадим отдельную тему "зарплатомер 2010" и там продолжим обсуждение.

Иногда мне самому кажется, что немного больше Просто зависимость нелинейная. Вообще говоря, зарплата у нас устанавливается сугубо индивидуально. Всё зависит от того насколько долго и эффективно человек у нас работает.

У меня 41000 руб. на руки при работе на 0,5 ставки. При работе на полную ставку максимальная планка будет, скорее всего, 55000 руб. на руки. Ну не может же разработчик получать почти столько же сколько его начальник. :) Хотя как сказал мой начальник "если человек работает на 30000, он получает 30000, если работает на 60000 - он получает 60000".

Пардон, не посмотрел.

Постараюсь не скатываться во флуд, но приведите, пожалуйста, пару-тройку государственных предприятий, где разработчик, работая на 0,5 ставки, будет получать больше 40000-50000 руб. на руки. Просто интересно :) На коммерческой фирме, я не спорю, может быть. P.S. Хочу напомнить, что я сам являюсь разработчиком и зарплаты устанавливаю не я, а начальство. P.P.S. Моё лирическое отступление. Просто набрал в поисковике "инженер-разработчик FPGA". Средняя зарплата находится в районе 40000-60000 руб. (насколько я понял это без вычета налогов). Выше 60000 руб. - это единичные коммерческие фирмы. http://www.zelenograd.ru/rabota/vacancy/5939/ http://www.funkyjob.ru/vacancy/26062542.html http://rabota.mail.ru/vacancy/1380604/ http://baumanka.ru/forum/showthread.php?t=2227 Так что получается, что водитель автобуса получает больше инженера. :crying:

YIG, не знаете, не говорите. Мы всегда выплачиваем и оклад и премии. На моей памяти у нас только один раз урезали человеку зарплату на один месяц и то за то, что он не появлялся на работе целых две недели без уважительной причины.

По большей части, но не только она. У нас это вызвано особенностями отдела кадров. Они просто не смогут оформить на работу человека без прописки. По поводу оклада. Я являюсь одним из ведущих разработчиков и имею оклад 4000 руб. на 0,5 ставки. Остальная часть зарплаты набирается за счёт премий. В сумме я получаю примерно 41000 руб. (после вычета налогов). Если человек умеет, хотя бы 70% от выше перечисленных требований, 40000-50000 руб. (после вычета налогов) он будет получать гарантированно. Может и больше. О конкретной сумме можно будет говорить только после собеседования. Человек не будет работать за троих. Просто в зависимости от проекта он будет то схемотехником, то плисоводом. Иногда программистом МК, но самую малость. На уровне написания тестовых программ для отладки интерфейса между МК и ПЛИС, ПЛИС и ПК. Но основная задача - написание прошивок для ПЛИС. Я сам в основном плисовод, но мне приходится рисовать схемы своих устройств и разводить несложные платы. Для сложных плат мы как раз и хотим нанять на работу отдельного инженера-тополога. Для совсем простых плат у нас есть соответствующие люди и студенты.

Здравствуйте! НИИ РЭТ МГТУ им. Н.Э. Баумана требуются на постоянную работу: 1. Инженер - тополог Должностные обязанности: - разработка топологии печатных плат (ExpeditionPCB) - разработка библиотек компонентов - моделирование топологии печатных плат (HyperLynx) Требования к кандидату: - высшее техническое образование - умение пользоваться САПР Mentor Graphics - знание современной элементной базы - знание современных производственных норм - базовые знания в области радиоэлектроники - опыт проектирования печатных плат для цифровых, аналоговых и аналого-цифровых устройств, в том числе СВЧ - умение работать с I/O Designer - знание маршрута IOD <-> DxD <-> ExpeditionPCB - приветствуется знание других САПР (Altium, OrCAD, Proteus, Multisim-Ultiboard, и т.д.) - технический английский язык Важные личностные данные: - умение работать в команде - нацеленность на результат - ответственность - способность к обучению и передаче опыта Условия: - оформление в соответствии с Трудовым кодексом РФ - возможно устройство по совместительству - белая зарплата, высокая, устанавливается по результатам собеседования Обязательно наличие российского гражданства и московской или подмосковной (МО) прописки. 2. Инженер - разработчик FPGA/схемотехник Должностные обязанности: - разработка электронных цифроаналоговых систем на базе современной элементной базы (МК, ЦСП, ПЛИС). - разработка и тестирование IP Core Требования к кандидату: - глубокие знания и практический опыт в разработке цифровой и аналоговой схемотехники - знание языка Verilog/SystemVerilog, умение читать VHDL, умение писать тестбенчи - владение DxDesigner, I/O Designer, Quartus II, ModelSim, OrCAD или Multisim, PSpice - опыт работы с ПЛИС фирмы Altera не менее 1 года. - знание аналоговой (АЦП, ЦАП) и цифровой (ПЛИС, ОЗУ, ПЗУ и др.) элементной базы, интерфейсов (VME, PCI, Ethernet, USB), современных стандартов LVDS, PECL, CML. - знание C и ассемблера микроконтроллеров (AVR, PIC, ARM, MCS-51) - умение писать тестовые программы для ПК (C++ или Delphi) - базовые знания алгоритмов цифровой обработки сигналов - базовые знания в области разработки печатных плат - технический английский язык Важные личностные данные: - умение работать в команде - нацеленность на результат - ответственность - способность к обучению и передаче опыта Условия: - оформление в соответствии с Трудовым кодексом РФ - возможно устройство по совместительству - белая зарплата, высокая, устанавливается по результатам собеседования Обязательно наличие российского гражданства и московской или подмосковной (МО) прописки. Вопросы и резюме прошу присылать на E-mail: BSA-one(собака)yandex.ru С уважением, Сергей Беззубов, мл. науч. сотр., НИИ РЭТ МГТУ им. Н.Э. Баумана

Это понятно, но может быть существует красивое решение?

Скорее всего, забыли поставить соответствующие галочки при установке Quartus напротив нужных семейств микросхем.

Так ведь тут нет Part, есть только local symbol экспортированный из IOD.

Возникла следующая проблема. Есть символ созданный в IO Designer. При упаковке проекта в DxD (Package) Ref Designator меняется с DD на U, хотя в IO Designer в Ref Designator в свойствах символа и в RefDes в Database Settings -> PCB Flow прописано именно DD, а не U. Как мне сделать так, чтобы после упаковки у меня было DD1, а не U1? Тестовый проект во вложении. fpga_siii.part001.rar fpga_siii.part002.rar fpga_siii.part003.rar

Антивирус у Вас случайно не Kaspersky Internet Security 7? У меня была такая проблема с KIS 7 и Quartus 7.2. Пока не удалил полностью антивирус, визарды не работали. Сейчас у меня Quartus 9.1 SP1 и KIS 8.0.0.523. Визарды запускаются нормально. Если у Вас другой антивирус, попробуйте поставить более раннюю или более позднюю версию.

Контактная площадка была окислившейся, поэтому был плохой контакт. К тому же был второй час ночи, и я уже довольно тяжело соображал. На будущее учту не работать поздно ночью. :) Проблема решена, тему можно считать закрытой. Всем спасибо за внимание и за помощь. :a14:

Спасибо. Вроде давно занимаюсь МК и ПЛИС, а допустил такую досадную ошибку. Макет был, только я не прочитал в datasheet, что данный вывод с открытым коллектором. Софт для ARM пишу не я, поэтому данная проблема всплыла только сейчас. В данном проекте я занимаюсь, только PCB и FPGA. К счастью проблема легко решилась соплёй из олова с 37 по 35 вывод. В качестве выхода теперь использую P0.10. На оставшихся 30 платах повесить соплю из олова на 3 вывода не такая большая проблема.

Здравствуйте, уважаемые коллеги! Хочу спросить у Вас совета по следующей проблеме. Есть 30 плат с LPC2138. Ни на одной из них не устанавливается на выход вывод P0.11. В симуляторах (Keil, Proteus 7.7 SP0 (Beta)) всё работает нормально, а в железе не хочет. Поверил платы с помощью осциллографа и мультиметра, никаких КЗ нет. Вывод находится в высокоимпедансном состоянии. Если в программе вместо P0.11 назначить P0.10, то в железе тоже работает. Собственно говоря, вопрос, что это может быть? Ошибка в программе? Или битая партия контроллеров? Тестовый проект прилагаю. С уважением, BSACPLD test_arm.rar

Enhanced and Fast - это не режимы работы, а типы PLL. В Cyclone III "In the Cyclone series of devices, each device family supports only one PLL type", т.е. только один тип PLL. В таблице приведены типы PLL для различных семейств. Enhanced and Fast есть только в Stratix'ах.

Некоторые фичи от SV я добавил в основном для улучшения читаемости кода. Изначально этот код был написан на Verilog 2001. А лучшесть имелась ввиду по сравнению с AHDL.

SPI с двойной буферизацией на прием и передачу. AHDL_MSPI - вариант на AHDL с использованием lpm мегафункций. SV_MSPI - вариант на SystemVerilog2005. Сравните оба варианта и сделайте вывод о том, какой язык лучше использовать в дальнейших проектах. ИМХО, SystemVerilog является самым лучшим вариантом. AHDL_MSPI.rar SV_MSPI.rar

Выкладываю вариант на SystemVerilog 2005. Проект выполнен в Quartus 9.0. soft_AVR.rar

Я так понимаю это нужно для управления ЦАПом? Таблица синуса во внешней памяти? Во вложении пример генератора на AHDL. Правда, он для Cyclone II, но я думаю, вы его уже сами сможете переделать под нужный Вам кристалл. P.S. По поводу AHDL. Он устарел. Если Вас пугает VHDL, переходите на Verilog или SystemVerilog. ИМХО он гораздо более компактен, чем VHDL и более эффективен, чем AHDL. Я сам недавно перешел на SystemVerilog и совершенно об этом не жалею. control_dac.rar

Вот еще мой вариант программатора: http://www.mcu-cpld.narod.ru/Altera/USB-blaster.html

Есть хорошие курсы в МГТУ им. Н. Э. Баумана: http://iu3.bmstu.ru/altera/

Исправлен глюк с неправильным выполнением команды rjmp. soft_AVR.rar

Исправлен глюк с невозможностью сброса процессора, когда сигнал reset приходил во время выполнения команды sleep. Исправлено неправильное выполнение команды SEI. Теперь команда, следующая за SEI, будет выполняться до перехода на вектор прерывания. Обнаружен следующий глюк: .org 0x000; вектор сброса rjmp begin; команда будет выполнена неправильно ... ; ----------------------------------------------- ; вариант исправления .org 0x000; вектор сброса nop rjmp begin; далее все команды будут выполняться правильно ... Данный глюк проявляется только по адресу 0x000. soft_AVR.rar