-
Постов
169 -
Зарегистрирован
-
Посещение
Весь контент Maksim
-
где про это можно прочитать, или увидеть?
-
to Bad0512: это не принципиально, кто первый мастер или слэйв - на сайте xilinx про это сказано. Тут дело в бинарнике который сделан PROMGEN его первый образ в точности как у плис №1 , потом идёт вставка около 20 байт потом начинается бинарник второй плис и опять он в неизменном вид в конце всего опять 20 байт. По идеи первый бинарник уже должен отличаться от исходного бинарника первой плис, а этого не происходит. Поэтому и вопрос если кто делал такую загрузку, посмотреть как отличаются бинарники - исходные и после обработки PROMGEN
-
см. стр. 149 UG380 и любого другого семейства (для последовательной загрузки)
-
с пином(DOUT) всё нормально, он не используется DONE на первой ПЛИС, не должен появляться пока вся цепочка не загрузится. Тут, что-то в общем бинарнике
-
Spartan-6. Serial Daisy-Chains
Maksim опубликовал тема в Работаем с ПЛИС, области применения, выбор
Есть два ПЛИСа. Загрузка от процессора. Загружается только первая. На выходе DOUT никаких данных нет. Через JTAG все работает. Общий бинарник собран $PROMGEN -w -p bin -o fpga.bin -u 0 fpga1.bit fpga2.bit Кто нибудь применял такой метод загрузки? Куда копать... P.S. Для всех Pipe done выставлен, drive done установлен только для ПЛИС 1 (в соответствии ug380) -
"точные нетлисты и lut эквиваленты доступны уже достаточно давно" И где такое доступно?
-
https://ru.m.wikipedia.org/wiki/Регистр_сдв...обратной_связью
-
В слэйв режиме вы сами контролирует загрузку. Что хотите, то и грузите
-
Done с Диодом нормально. Он открытый коллектор
-
Уберите ПЗУ, руками сделайте prog и смотрите на реакцию init. Методом исключения найдёте кто работает неправильно
-
Ну, и, ладно. Пусть дальше работают телепаты...
-
Что значит практически появляется? Становится все менее понятно, что происходит. Настройки для генерации битового потока по умолчанию стоят?
-
Вроде не проходит этап очистки конфигурационного ОЗУ внутри ПЛИС?! Если после prog'а нет перехода init 0 ->1
-
Меняйте плисину.
-
Просто убрать
-
Светодиод убрать с init
-
Попробуйте убрать загрузочную ПЗУ, без неё после строба prog (1-> 0) init будет менять своё состояние? Состояние hswap_en тоже можно посмотреть
-
В каком состоянии prog_b ? Через jtag программируется?
-
В S3AN flash стоит рядом с ПЛИС и все это упаковано в один корпус.
-
Скорее всего хотите получить большую частоту. Выложите код и ucf файл.
-
Подключение внешней памяти к ПЛИС
Maksim ответил Nedok тема в Предлагаю работу
Один день fpga'шника в мск. или СПб. стоит от 3 до 5 т.р. в день. Тут 1-2 дня, плюс ответы на вопросы вашего преподавателя. -
Подключение внешней памяти к ПЛИС
Maksim ответил Nedok тема в Предлагаю работу
Цена вопроса? -
Подключение внешней памяти к ПЛИС
Maksim ответил Nedok тема в Предлагаю работу
требуется только VHDL описание, или требуется встроить в существующий проект? -
Сервисы Амазона подвергаются атакам. Пока завершается всё отказом в обслуживании, скоро всё будет завершаться палёным железом. ПО xilinx поставляется на условии "как есть", с доказательной базой будет не очень. потребуется делать анализ бит файла, что сделать проще - выпустят отдельную утилиту. .