PCBtech
-
Постов
1 220 -
Зарегистрирован
-
Посещение
Сообщения, опубликованные PCBtech
-
-
Ничего страшного, я подожду до завтра. Заодно, может, вы мне подскажете насчет моего варианта.
А у них, я так, понимаю, по верхнему слою какая-то аналоговая схема или я ошибаюсь? Не знаете ненароком, полосы частот какие были? И что означает "в среднем по 100...110 мкм, реально в районе 105 мкм" - я могу выбрать 95, 90, 89, 87,5? Какова точность? 100-110 - Это, наверное, 4mil? Или они именно в мкм указывали? А наращивание по какой причине выполнялось? где core, где prepreg? И почему вообще такое соотношение толщин слоев(внутри более толстые диэлектрики и более тонкие слои меди)?
Расскажите, как они слои размещали в плане - GND, POWER, SIGNAL?
И еще вопрос - а можно спроектировать МПП с верхним(ми) слоями из материала с более низкой диэлектрической проницаемостью, чем у FR-4 (типа Rogers) а внутри FR-4? Или наоборот, снаружи - FR-4, внутри - Rogers? Или такое невозможно и надо либо из одного материала плату делать, либо из другого? Или возможно, но будет дорого?
Ответы по порядку:
Давайте все-таки Ваш проект обсуждать, а не какой-то чужой. Мы не знаем подробностей про заказываемые у нас платы, и никогда не лезем в детали применения. И уж тем более не имеем права обсуждать чужие проекты на форумах. Только применяемые технологии.
По толщинам диэлектрика я ответил, имея в виду реально полученные после прессования, в соответствии с отчетом анализа микросечения. Просто под рукой отчет оказался, вот я и посмотрел. Задано было 100 мкм в каждом слое, препреги и ядра чередовались. Точность +-10%. Но какое это имеет значение? Вы же зададите нужное вам волновое сопротивление, а мы его обеспечим с допуском 10% или 7%. Про толщину слоев Вам волноваться особенно не надо.
Где именно препрег и где ядро - сходу не скажу. Думаю, что это тоже не так важно. Очевидно, что 3 верхних диэлектрика - препреги.
Наращивание меди на наружных слоях пакета необходимо, когда есть металлизация отверстий в данном пакете слоев. В том случае, который показан на фото, выполнялось 4 цикла металлизации отверстий,
соответственно 4 цикла прессования и наращивания меди.
По поводу комбинированной платы с некоторыми слоями Rogers - да, такое возможно, и детается часто.
Это даже лучше, чем полностью делать плату из Rogers, т.к. материал СВЧ мягковат...
Как слои размещать - Вам виднее, чем мне. Основываться надо на аппликейшнах от поставщиков микросхем. Можно почитать статьи у нас в разделе "Проектирование печатных плат".
Я бы рекомендовал делать пары соседних GND-VCC и между ними 1 или 2 слоя сигнальных, и так поочередно... Но опять-таки - будет правильнее посоветоваться с нашими ребятами из дизайн-центра - у них огромный опыт подбора многослойных структур и проектирования сложных плат.
-
Уже лучше. Что-то типа такого ответа я и ждал. Спасибо. Т.е. у них получается с 4 по 11 buried ПО. А какие на фото диаметры ПО/площадок? Они получаются четко как в проекте(герберах) или плывут?
А какие можете порекомендовать толщины слоев(какие вообще реализуемы, может только какие определенные целые значения) в моем случае или близком случае. Можно также для указанного вами варианта(если не жалко). Хотелось бы понять какие значения для слоев допустимы и где стоят эти core а где препрег? Какой толщины металлизация может быть? Какую закладывать в проекте? И заложенная в проекте будет равна окончательной или она будет увеличена после металлизации чего-либо? От этого же характеристики трасс будут зависеть.
Мне, чтобы ответить на эти вопросы, надо попасть на работу и порыться в файлах. Особенно по поводу согласования волновых сопротивлений и толщины слоев.
Предварительно, насколько я помню, было так:
диэлектрик 1-2 и 14-13 - препрег 75 мкм.
остальные - в среднем по 100...110 мкм, реально в районе 105 мкм.
Проводники были посчитаны под волновое сопротивление 50 ом (по крайней мере в наружных слоях и L4, L11).
Причем для того, чтобы в наружнем слое обеспечить нужное волновое, второй слой,
по-моему, был пустой, а опорный план - в третьем слое.
Внутренние слои меди - по 12 мкм, три наружных с каждой стороны - по 25...45 мкм (включая наращивание).
Ну а насчет расчета импеданса, и предложений по структуре планов и сигнальных слоев - лучше на [email protected] запрос послать.
Или, еще лучше, в дизайн-центр: [email protected]
-
Доброго времени суток! Хотелось бы узнать насколько повысится стоимость МПП при применении ПО закрытых медью в отличии от простых сквозных ПО? И что необходимо для заказа (дополнительные гербер, файл сверловки)? Что технологичнее (и дешевле) делать в плате все переходные закрытыми или только те, которые находятся под контактными площадками?
Закрытие переходных отверстий медью, т.е. вариант "plugged and capped via", или "via in pad", может обойтись на 20-30% дороже.
Технологичнее делать все via по одной технологии, но не берусь утверждать, что это дешевле.
Думаю, что зависит от того, прототипный ли это заказ или большая серия.
-
3. Хотелось бы иметь стек переходных отверстий(ПО), который бы включал в себя глухие ПО 1-3, 1-5, 1-7, 1-9 слоев. Как релизовать такие переходы? Одним ПО, составными ПО и каким образом? Какие требования должны быть учтены при закладывании стека с такими ПО.
Не надо так много типов blind via.
Лучше сделать 1+1+N+1+1.
Можно стеком, т.е. blind via 1-3, buried via 3-10 и blind 10-12 (для 12-слойной ПП, например).
Или вот, например, недавно делали 14-слойку 3+N+3:
Такого варианта должно хватить для практически любых конфигураций ПЛИС.
-
К опросу отношения, ессно, не имеет, но согласитесь, любопытно узнать из первых уст где делают дешевле,
тем более, что есть основания полагать, что первая контора сама заказывает производство ПП во второй.
Нет, первая контора не заказывает у второй - это в принципе невозможно.
И давайте перенесем дискуссию о ценах и поставщиках в соответствующую ветку форума - к опросу это не имеет никакого отношения.
-
Наш сайт по-прежнему www.pcbtech.ru
Обновления на сайте:
Добавлен фильм про линию поверхностного монтажа, введенную PCBtech в эксплуатацию в 2009 году.
Добавлены видеофильмы по удобным возможностям САПР Cadence Allegro
Добавлена страница для скачивания бесплатного вьюера САПР Cadence Allegro
Добавлена страница для скачивания библиотек компонентов для Cadence Allegro
Новости об услугах компании:
1. Теперь PCBtech поставляет под заказ штампованные экраны на печатную плату.Срок поставки - 2-3 недели для типовых вариантов, 8-10 недель для сложных вариантов.
-
А ещё интересней было бы узнать, где ПП делают дешевле в PCBtech или в Pacific Microelectronics Inc?
Во второй конторе платы точно дешевле, за это мы можем поручиться.
А это имеет какое-то отношение к данному опросу?
-
Т.е. Вам шлют не гербера, а (файлы | проекты) печатных плат?
Шлют по большей части герберы, но по ним, как правило, видно, из какого САПР они выведены,
так что статистику небольшую подвести можно.
Но это все равно дает не очень-то корректный результат.
-
http://electronix.ru/forum/index.php?showforum=117
Здесь таких опросов полно проводилось, но думаю с тех пор ситуация поменялась, т.к. тогда еще P-CAD был вполне жив...
Да, согласен с Вами, Алексей. Просто интересно посмотреть тенденцию.
Думаю, в рамках форума Electronix это будет вполне репрезентативно.
У нас и собственные данные есть, по входящим заказам на печатные платы, так что будет с чем сравнить.
-
Наплодили 2 темы, и обе не на месте...
А где вторая тема? Я действительно пробовал сначала в другом разделе, а потом попросил перенести сюда.
Дайте ссылочку на второй экземпляр опроса, пожалуйста, чтобы удалить...
-
Опубликовано · Изменено пользователем GKI
Тема скрыта из-за дублирования. · ПожаловатьсяИнтересно было бы узнать, кто в чем проектирует простые и сложные печатные платы?
См. опрос.
Мы - в Cadence Allegro.
-
Вы хотели бы выводить таблицу сверл на чертеж печатной платы и в гербер-файл
не только в дюймах, но и в метрической системе?
Это бывает удобно в работе с поставщиками плат,
да и вообще это более принято в России - работать в миллиметрах.
Простая модификация управляющего файла “.dlt”
позволит вам изменить формат таблицы сверл.
Поменяйте текст в соответствующем файле “.dlt” , чтобы он выглядел примерно так:
?AlternateUnits "millimeters"
?ColumnDefinitions '(
("Figure" "FIGURE" 7)
("Holesize" "SIZE" 15)
("Tolerance" "Tolerance" 15)
("Holesize2" "SIZE MM" 15)
("Tolerance2" "TOLERANCE MM" 15)
("PlateStatus" "PLATED" 10)
("NonStandard" "NONSTANDARD" 15)
("Quantity" "QTY" 6)
)
Для версии 15.7 файлы "dlt" расположены в папке C:\Cadence\SPB_15.7\share\pcb\text\nclegend
Удачи.
-
Вот там он как раз вообще не нужен. PDIF в качестве входного формата даже того, что есть в ПКАДе нормально не передает. Так что рисовать с нуля надо...
Откуда не передает? Из схемы, из платы или из библиотеки компонентов?
-
Ладно вам... дорожка ПКАД-ПАДС очень знаете ли неплохо протоптана, лично неоднократно проверял. А там и до экспедишна рукой подать... Продукты от кэйденс в стороне остаются, но тут уж ничего не попишешь :laughing: А может не настолько оно и надо...
Да и у Cadence тоже импорт из PCAD имеется.
-
Отправить заказ печатных плат на оценку >
Заказ (PCB или гербер-файлы, плюс текстовое описание заказа) надо предварительно упаковать в архив ZIP или RAR.
Рекомендации по заполнению текстового описания заказа, а также пример бланка заказа см.здесь >
-
Вот, странные вы люди, ей-богу!
В ответ можно только убедительно попросить вас (вместе с IPC) не использовать форум для своей рекламы!
Блин, все настроение с утра испортили!
Жаль, мы совершенно не планировали расстроить Вас!
Странно, что Вы не увидели, как именно можно получить пароль:
Пароль для распаковки архивов вы можете увидеть в рассылке для зарегистрированных пользователей,или запросить у нас по email [email protected] или [email protected]
(в письме сообщите свое ФИО, должность и название предприятия, а в теме - "Слайды семинара").
Поверьте, архивы запаролены не случайно - мы получили настоятельную просьбу от ассоциации IPC
не распространять данные слайды бесконтрольно. То, что можно открыть - например, слайды
про контроль импеданса - мы открыли.
Модератору:
Если администрация форума сочтет данный топик рекламным, бесполезным для читателей форума,
или нарушающим правила форума,
прошу немедленно удалить всю ветку!
-
Получили только что окончательно поправленные слайды от IPC (исправляли перевод терминов по результатам семинара),
осталось перегнать в PDF и выложить на сайт.
Если завтра успеем, то дадим тут ссылку. Или сразу после праздников.
Слайды семинара выложены на сайт. Их можно скачать, зайдя с общей страницы
через правую колонку, "Скачать слайды семинара".
-
На нашем предприятии поставлен вопрос о разработке электрники (ранее хватало покупной). Требуется обосновать для начальства для чего и почему выбранг альтиум...
пока основные критерии:
- Принцип сквозного проектирования (редактор схем + редактор плат + редактор библиотек)
- совместимость с P-CAD
- Экспорт в 3D (основной программой у конструкторов идет ProEngineer)
- наличие руского интерфейса
- возможность выпуска чертежей в соответствии с ЕСКД и требованиями ГОСТ
... но этого пока мало .....
Для начала надо осознать, какие потребности у вашего предприятия.
Каков уровень сложности проектируемых узлов.
Каков диапазон требуемых возможностей САПР - на сегодняшний день
и в плане примерно на 5 лет вперед.
Тогда уж можно и решение о выборе САПР принимать.
-
Uree спасибо))
А как задать правило выравнивания линий между одной и другой точкой? напишите подробнее, а то времени нет искать в хелпе
-
Да-да, возможно ли приобщиться к систематизированным знаниям инженерному люду, пропустившему мероприятие в силу ряда причин? :)
Получили только что окончательно поправленные слайды от IPC (исправляли перевод терминов по результатам семинара),
осталось перегнать в PDF и выложить на сайт.
Если завтра успеем, то дадим тут ссылку. Или сразу после праздников.
-
Тогда вообще непонятно. Я почти сразу же позвонил технологам, они сказали, что Ваша компания без проблем сделает хоть 17мкм, хоть 35мкм, что на внешних слоях, что на внутренних. Если это было сказано не про Ваше производство, а про какой нибудь китайский завод с умопомрачительными ценами, тогда мне понятно. Я внимание технологов не заострял, полагал, что по умолчанию дается информация про Ваше производство. А если это ответ технологов, именно про Ваше производство, тогда как бы уточнить, кто ошибается, Ваши технологи, или Вы. Все таки вопрос не праздный.
Если честно, я почти ничего не понял из этого поста. Кто ошибается и в чем?
Еще раз повторюсь - на внешнем слое к базовой толщине фольги добавляется толщина меди, наращиваемой при металлизации отверстий.
В среднем наращивается 20..35 мкм, гарантировать более точные цифры тут невозможно.
Есть технология, позволяющая не наращивать медь на проводниках, но это надо обсуждать отдельно.
Если Вы конкретизируете свой вопрос, я смогу, наверное, ответить более конкретно.
-
В электронном справочнике на CD-R не оказалось материалов (презентаций) прошедшего семинара, несмотря на обещания, что они там есть. :) Нельзя ли их выложить отдельно?
А не было таких обещаний. :-)
На CD-R - наши предыдущие семинары.
Мы обещали, что разошлем новые материалы в ближайшее время всем участникам семинара. Так оно и будет.
Подготовим и разошлем.
А вобще было на семинаре что-то полезное для Вас лично? СтОит устраивать подобные в дальнейшем?
-
Собственно вопрос в заголовке, у Вас в документе на сайте написано, да базовая толщина 17мкм, но плюс наращивание 28мкм в итоге получаем на верхнем слое 45 микрон.
И если я хочу плату на всех слоях по 17 мкм, реально получится внутренние слои 17мкм, а внешние по 45мкм.
И импеданс трасс на внешних слоях мне нужно рассчитывать все таки исходя из цифры 45мкм на внешних слоях и по 17 на внутренних.
Все верно, или чего нибудь не так?
Получается, что если я заказываю 6 слоев по 17 мкм, реально будут другие цифры, и лучше заказывать все слои по 35 мкм,
а тонкие трассы по 0.1мм вести во внутренних слоях, где Вы сможете выдержать 17мкм, и только в крайнем случае во внешних.
Если не трудно, ответьте пожалуйста. Как вообще решаются такие вопросы. Мне нужно знать твердые цифры для расчета импедансов.
Здравствуйте.
Могу ответить только за наше производство и за наши материалы.
Да, на внутренних слоях будет 17 мкм, а на внешних - 40...50 мкм.
Тонкие трассы (100 мкм) лучше вести во внутренних слоях, но можно и во внешних, если без этого не обойтись.
Диэлектрическая проницаемость - наверное, в среднем в районе 4.0, зависит от макс.частоты.
Доклад по импедансу читался у нас в Москве на семинаре буквально сегодня, Вы немножко опоздали.
Слайды доклада могу прислать,
да и вообще можем выслать новый диск, на котором все наши семинары и статьи.
Для этого аккуратно заполните заявку на сайте http://www.pcbtech.ru/pages/view_page/136
и в одном из текстовых полей укажите "прошу также прислать новый диск".
Вроде на все ответил?
-
да металлизация действительно не нужна. Намного ли дороже выполнение таких отверстий оп сравнению с обычными?
Думаю, что это несколько процентов, но мне надо посмотреть проект, чтобы ответить точно.
Стек слоев и стек ПО
в Работаем с трассировкой
Опубликовано · Пожаловаться
А для какого конкретно материала?