alexadmin

А зачем вам это? Параметры tsu и т.п. интересны в первую очередь именно для ввода-вывода. Чтобы их оценивали для каждого конкретного компонента - мне встречать не приходилось, т.к. все будет очень сильно зависеть от разводки кристалла в целом. Если же вам интересна максимальная частота работы вашего устройства - оберните его во враппер и поставьте там по два-три регистра по каждому входу и выходу - получится довольно точная оценка, на которую не будут влиять задержки трассировки сигналов к пинам.

Дурацкий вопрос - а результат malloc проверяете на корректность?

То ли я не понял вопроса, то ли тут все хрень какую-то не по делу советовали автору. Надо скомпилировать проект, пойти в Assignments -> Back-Annotate Assignments и выбрать Pin & Device Assignments . После этого все пины, назначенные квартусом автоматически перенесутся в .qsf и далее изменяться (самопроизвольно) не будут.

/me порвал себе мозг чтением этой темы и уполз обратно в свое болото (vhdl).

Я недавно тоже бился с загрузкой ниоса из флеши до тех пор, пока не поставил последний сервис-пак. После установки все сразу заработало. Правда я через Flash Programmer все делал.

Это банально. В рамках таких особенностей организации труда любой проект автоматически становится сложным

По сути (установить сперва дополнительный децимирующий фильтр) уже ответили, а у меня вопрос: для чего вообще сигнал с такими параметрами сэмплировать на 50 МГц?

Когда надоест процесс, попробуйте воспользоваться первым советом ;-)

Правильно: Project->Copy project. Там же дается и новое имя проекта. Топ модуль останется старым, если надо - переименовать вручную (сохранить под другим именем и поменять Top level entity в настройках).

Файл, который вы сгенерировали, он у вас на верхнем уровне или подключается как компонент? Если на верхнем, то в этом еще может быть проблема, напишите враппер. Если тоже не получится, то сам .vhd выкиньте из проекта (ngc надо оставить).

Скопируйте в каталог проекта файл dds_compiler_v2.ngc. При этом добавлять (кнопочкой add) в проект его не следует. Тот vhdl, что вы взяли - он только для симуляции, там translate off прописано. Как вариант можно попробовать удалить из исходника все строчки "-- synthesis translate", но не факт, что соберется. ЗЫ Для этого исходника почти наверняка не соберется

Попробуйте погуглить на тему Xilinx Radiation Test Consortium (XRTC). У них довольно интересные отчеты встречаются на этот счет.

Внутренний голос мне говорит, что можно либо одно, либо другое. Впрочем голос может и врать.

Базу данных старую пробовали прибивать?

Это на модели или уже в аппаратуре? В проблему не вникал, но если первое, то, попробуйте поменять тип генерируемых симуляционных файлов с behavioral на structural. Это в общих настройках Core Generator. Ну и перегенерить, конечно. Иногда интереснейших эффектов можно добиться :maniac:

У вас входные диаграммы всего 1 мкс длиной. Идите в Edit=>End time и укажите нужное время. После чего нарисуйте входные воздействия на всю длину.

А какую разницу вы хотите увидеть?

Либо глюк синтезатора, либо реально мало 3 Гб. Больше чем 3 - сделать никак не удасться, ограничение системы по адресному пространству на один процесс. Единственный вариант - переходить на 64-разрядную платформу. А какой емкости кристал и на сколько он в итоге заполняется? Где-то у них табличка была как раз на этот счет - необходимый объем памяти в зависимости от используемого кристалла.

Лицензия нужна на большую часть IP-компонентов (к полной версии квартуса несколько ядер прилагаются бесплатно). Если лицензии нет, то работаетв режиме OpenCore Plus - ограниченно по времени, порядка часа. Или пока устройство подключено по JTAG. Для примитивных вещей (мегафункции, всяческие примитивы) отдельная лицензия, конечно, не нужна. Это все входит прямо в комплект квартуса. Там неудобно в Мегавизарде сделано, все свалено в кучу. И платное и бесплатное и нет никаких отличий. В общем все, что входит в стандартные библиотеки квартуса (megafunctions, primitives и others) - дополнительных лицензий не требует.

rsv, большое спасибо. И правда, теперь все понятно. Развратила меня кнопочка "documentation" в генераторе.

Сомнение лишь в одном - неправильная симуляционная модель, которая не будет соответсвовать аппаратуре... В общем придется так и сделать, взяв на дополнительный контроль потом.

Сгенерил сейчас FIFO для Virtex5 (ISE11.3) с разной разрядностью на запись и на чтение. На запись 8 бит, на чтение 64. Моделирую: последовательно записываю 00, 01, 02, 03, 04, 05, 06, 07. Читаю. Получается слово "0001020304050607", т.е. первый записанный байт оказался старшим. По моим представлениям должно быть наоборот. В доке на фифо генератор про это ни слова. Если следовать логике Block RAM Address Mapping (ug190, page 128), то первый байт должен все-таки в младших разрядах оказаться. Сижу и думаю кому верить. Никто на практике (в аппаратуре) с этим не сталкивался? PS У альтеры точно первый младшим оказывается...

Еще вариант - напаяли очень качественно, но повернув на 90-180 градусов ;) Хотя если две платы работают и все идентичны, то не подходит...

Если я правильно помню, что такоtt ЛЧМ, то да. Но намного лучше будет изменят частоту не с таким большим дискретом,а действительно линейно. То есть берете свой интервал 300 мкс и считаете, сколько на нем периодов тактовой частоты, допустим тех самых 112 МГц. Получается 33600 тактов. На этом интервале вам надо, чтобы вход вашего управления NCO изменился с 27/112*2^16=15799 до 29/112*2^16=16969. Таким образом счетчик должен считать со средней скоростью (19969-15799)/33600=0.1241... на каждом такте. Делаете высокоточный счетчик ( с дробной частью) в диапазоне от 0 до (19969-15799) с инкрементом 0.1241... прибавляете к нему начальное смещение 15799 и вперед. Естественно у вас будет накапливаться ошибка в виду конечной точности, но она будет несущественна. При этом счетчик не должен быть циклическим, а должен устанавливаться в начальное состояние по окончании целого периода. Как-то так. Наверное можно придумать и более изящное решение, но это "в лоб" наиболее очевидное. Про второй ваш вопрос не очень понял, вы имеете в виду приход самих данных в другом тактовом домене или временнные метки управления NCO?

Самый первый ответ, который напрашивается - очень криво напаяли. Не?