Jump to content

    

StewartLittle

Свой
  • Content Count

    2364
  • Joined

  • Last visited

Community Reputation

0 Обычный

About StewartLittle

Контакты

  • Сайт
    http://
  • ICQ
    0

Информация

  • Город
    Санкт-Петербург

Recent Profile Visitors

9859 profile views
  1. Да простят меня модераторы за немного рекламы - могу сказать по поводу Gowin Semiconductor : самые дешевые FPGA всех времен и народов! :) Gowin Semiconductor (www.gowinsemi.com) - это китайская фирма, с подразделениями в США и Гонконге. Она основана в 2014 году выходцами из Lattice (т.е. специалистами, имеющими большой опыт в ПЛИС). Микросхемы Gowin выпускаются по технологии 55 нанометров на той же фабрике TSMC, что и, например, Altera (так что с качеством кремния там проблем нет). На сегодняшний день Gowin предлагает два семейства ПЛИС: LittleBee (GW1Nx) и Arora (GW2Ax). - GW1N: это FPGA со встроенной конфигурационной Flash-памятью, с логической емкостью от 1 до 9 тысяч LUT; - GW2A: это "классические" FPGA с логической емкостью до 55 тысяч LUT. Во второй половине 2020 ода Gowin планирует выпустить новое семейство GW3AT - ПЛИС со встроенными трансиверами 6.8 Gbps и 12 Gbps, с логической емкостью до 200 тыс. логических элементов, по технологии 28 нанометров - это семейство можно будет рассматривать, как альтернативу для альтеровских Cyclone V, младших Arria V, и лэттисовских ECP5UM/UM5G. Если рассматривать ПЛИС Gowin как альтернативу для Altera и Lattice: - GW1N является альтернативой для альтеровских MAX10 (с логической емкостью до 10 тыс. логических элементов) и лэттисовских iCE40, MachXO2, MachXO3 (по этим семействам закрывается вся номенклатура). - GW2A является альтернативой для альтеровских Cyclone III, Cyclone IV E, Cyclone 10 LP и лэттисовских ECP5U (и там и там - с логической емкостью до 55 тыс. логических элементов). Если сравнивать цены, то ПЛИС Gowin дешевле аналогичных по ресурсам альтеровских и лэттисовских микросхем в несколько раз. Подробности - приватно. Среда разработки - англоязычная, бесплатная, и при этом содержит все необходимые для процесса разработки функции (от описания проекта до аппаратной внутрисхемной отладки). В качестве средства синтеза проектов там используется ОЕМ-версия синтезатора Synplify Pro. Среда разработки поддерживает аппаратную внутрисхемную отладку через JTAG (а-ля SignalTap/Reveal/ChipScope). В качестве полноценого джитаговского программера/дебаггера достаточно одной FT2232HL :) Фирменная железка тоже есть, недорогая. Все входящие в состав САПР IP-ядра также являются бесплатными. Имеются ядра софт-процессоров ARM Cortex M1 и RISC-V. Для работы с САПР требуется лицензионный файл (привязывается к MAC-адресу ПК) - он бесплатный, предоставляется по запросу (запрос через нас будет гораздо быстрее, чем через сайт). Загрузить дистрибутивы САПР можно с сайта Gowin (для этого там нужно зарегистрироваться), или скопировать у нас. Документация - англоязычная. Не сказать, что софт и доки были совсем без огрехов, но все, что найдено к этому моменту, не является критичным для практической работы. Еще один важный момент - ПЛИС Gowin не подпадают ни под какие лицензионные ограничения (ни под американские, ни под европейские). Gowin осуществляет прямые поставки из Гонконга. У ПЛИС Gowin есть очень интересные варианты: - системы на кристалле с аппаратным процессорным ядром ARM Coprtex M3 (не такие монстроидальные, как у Altera и Xilinx, где используются гораздо более "тяжелые" ядра A9); - системы на кристалле с аппаратным процессорным ядром 32-bit ARC и встроенным модулем Bluetooth LE; - микросхемы, где в одном корпусе размещены два чипа - ПЛИС и ОЗУ объемом от 64 до 128 Мегабит; - ПЛИС аппаратными с криптографическими блоками; - ПЛИС с ультранизким энергопотреблением. 1. Семейство LittleBee и его варианты: - GW1N : "базовый" вариант ПЛИС; - GW1NR : System-in-Package - ПЛИС и ОЗУ (до 64Mb) в одном корпусе; - GW1NS : System-on-Chip - ПЛИС с аппаратным процессорным ядром ARM Cortex M3; - GW1NSR : System-in-Package - SoC и ОЗУ (до 32Mb) в одном корпусе; - GW1NSE : SecureFPGA - ПЛИС с криптографическими блоками; - GW1NFR : BluetoothFPGA - ПЛИС с аппаратным процессорным ядром 32-bit ARC и встроенным модулем Bluetooth LE; - GW1NZ : ПЛИС с ультранизким энергопотреблением. 2. Семейство Arora и его варианты: - GW2A : "базовый" вариант ПЛИС; - GW2AR : System-in-Package - ПЛИС и ОЗУ (до 128Mb) в одном корпусе.
  2. У Вас проблема не в ModelSim'е, а в лицензии для него. Он об этом Вам открытым текстом и сообщает. Раpберитесь с лицензионным файлом для Вашего ModelSim Student Edition.
  3. Организую, если приспичит.
  4. Lattice Software

    Lattice Radiant обновился до версии v2.0 Добавлена поддержка семейства CrossLink-NX (28nm FDSOI). Релиз ноутс: http://www.latticesemi.com/view_document?document_id=52753
  5. Выпущен. Есть версии под винду и под линукс. Релиз ноутс: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/rn/rn-qts-pro-dev-support.pdf Гигабайты файлов Device Support зашкаливают...
  6. Есть дистрибутив и открытые исходники ядра SynapticLabs HBMC Full Edition (того ядра, что Альтера рекомендует). Насколько я помню v3.1.1. (давненько не смотрел, но вроде это самая новая). Есть открытое ядро от Cypress (но оно, имхо, неудобное для практического применения в ПЛИС Altera). Пишите в личку.
  7. Lattice Software

    Вы, похоже, неправильно Clarity Designer открыли (Start Clarity Designer to generate single component SBX - так?) Надо было выбирать Create a new Clarity design:
  8. Lattice Software

    В Diamond, при открытом проекте для ECP5UM/UM5G и подключенном интернете: Clarity Designer - Create New Clarity design - Lattice IP Server - IP (Click to get Information) - Connectivity - PCI Express <bla-bla-bla> - Download или Install.
  9. Возможность через один и тот же бластер по JTAG'у одновременно отлаживать и исполняемый код (в DS-5), и хардверную часть проекта в FPGA (в Quartus/SignalTap II), с синхронизацией брейкпойнтов и захватов. Есть в закромах, но не самая свежая версия.
  10. Смотрите iCE40 Programming and Configuration : http://www.latticesemi.com/view_document?document_id=46502 Там все подробно расписано. В частности, параграф 3. Configuration Mode Selection.
  11. Lattice Software

    Да ладно! http://www.latticesemi.com/en/Support/AnswerDatabase/3/7/3/3739 Первоисточник: Diamond 3.11 SP1 Help - "For details about using this command, refer to “Simulation Libraries Compilation Tcl Command” on page 2585."
  12. Скорее всего, это связано с тем, что квартус как бы намекает, что если собираетесь делать PCIe в Cyclone V, то выбирайте Cyclone V GX с аппаратным контроллером и трансиверами (а Cyclone V E под эту задачу не очень годится). Нет, лицензия здесь не при чем. Как вариант - попробуйте сгенерировать софт-IP под Cyclone IV, а потом включите его как обычный исходник в проект для Cyclone V E. Но для такого фокуса лицензия на синтезируемое ядро контроллера PCIe уже понадобится.
  13. Это зависит только от Вашей задачи - сколько блоков M9K будет занято аппаратной частью вашего проекта, и какой объем иcполняемого кода для NiosII Вы наваяете. Из общих соображений - под Ваше описание вполне должно хватить On-Chip RAM. Когда Вы в Qsys (таперь он называется Platform Designer) будете собрать Вашу систему, добавляйте в нее модуль On-Chip RAM и задавайте объем этой памяти. В ней можно будет размещать все сегменты - и text, и rodata, и rwdata. При компиляции ниосовского кода в NiosII SBT линкер Вам сообщит получившийся объем исполняемого кода, и сколько при этом останется памяти под стек и кучу. Если заданного в Qsys'е объема On-Chip RAM будет недостаточно, линкер сообщит об ошибке. Смотрите также документацию по софтописанию под NiosII - там описаны приемы сокращения объема исполняемого кода.
  14. А если синтезировать то же самое в Synplify Pro или Precision, и на их отчеты по ресурсам посмотреть?
  15. Это Actel MX - семейство antifuse FPGA. А "мелкое" - это не про габариты корпуса, а про логическую емкость. Кстати, к Вам встречный вопрос (насколько я помню, Вы более всех "в теме") - что там слышно о миландровском семействе M1?