Jump to content

    

StewartLittle

Свой
  • Content Count

    2655
  • Joined

Community Reputation

0 Обычный

2 Followers

About StewartLittle

  • Rank
    Лентяй
  • Birthday 03/05/1971

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

12967 profile views
  1. Уточняю: DDR SDRAM - используется чип EtronTech EM6A9160 - 8M x 16. SDR SDRAM - используется чип EtronTech EM638325 - 2M x 32. PSRAM - используются два чипа Winbond W955D8MBY - 2 чипа 2M x 8 с общей шиной HyperBUS (в GW1NSR-4 используется один чип) .
  2. Уточню - есть варианты с SDR SDRAM, DDR SDRAM и HyperRAM (у Gowin она обознчается PSRAM). Модель HyperRAM есть (там используются чипы от Winbond). А вот моделей SDR SDRAM и DDR SDRAM я не нашел (и там и там - чипы от Etron). Какие именно чипы по всем трем вариантам - уточню завтра (на память не помню).
  3. Как говорил Остап Бендер, "Стопроцентую гарантию Вам дает только страховой полис". На сегодняшний день Gowin чуть ли не единственный производитель ПЛИС, который выдерживает вменяемые сроки производства. Для большинства позиций 16-18 недель, для самых востребованных 22-25 недель (к слову - самые востребованные это, как правило, пин-ту-пин совместимые с MAX 10, например 10M08SCU169xxx). Подробности - в личке.
  4. Хрен редьки не слаще... С поставками Lattice та же самая беда, что и с Intel/Altera. Могу порекомендовать вариант с вменяемыми сроками поставки, но нужно больше деталей о проекте (чтобы понять - подойдет ли?). Я подскажу - у меня :) Напишите в личку, или давайте Ваш e-mail.
  5. Нет, не прекращает. Смотреть извещения о снятии с производства нужно в PDN Насколько я помню, для Arria V в конце 2020 года поменяли используемые бессвинцовые сплавы для соответствия RoHS6. В результате партнамберы с индексом N стали числится "снятыми с производства", а вместо них появидись те же самые партнамберы, но с индексом G. См. PDN 2007 : "Intel® is discontinuing part numbers that currently use leaded solder bumps on the 1st level interconnect for the following Field Programmable Gate Array® (FPGA) Flip Chip product families"
  6. Поддерживается: Но мне показалось (хоть я и не большой знаток SV), что к синтаксису исходника GowinSynthesis относится строже, чем Quartus. Вот Ваш :) пример : Компиляция такого исходника в GS дает ошибку: "Procedural assignment to a non-register 'led' is not permitted" И проходится переписывать так:
  7. Это дефолтные опции настойки синтезатора GowinSynthesis (к сожалению, они плохо документированы - что-то есть в доке с описанием синтезатора, но тем не все, и, к тому же, обойдено молчанием все. что отностся к файлу констрейнтов синтеза .gsc). Я попрошу у Gowin какую-нибудь информацию по этому поводу. Последнее назначение - опция настройки P&R (относительно режима пинов MODE). Теперь они по умолчанию становятся пользовательскими пинами после окончания конфигурирования массива программируемой логики - я это проверил на своей плате с ПЛИС Gowin.
  8. По поводу командной строки - там, насколько я помню, все просто, как грабли. Надо запускать gw_sh.exe , с указанием имени скрипта Как писать скрипт - смотрите в разделе 8 документа "Gowin Software User Guide" Для особо ленивых: есть команда saveto , которая сохраняет весь проект, сделанный в оболочке Gowin EDA, в виде готового скрипта. В Gowin EDA открываем нужный проект, внизу окна выбираем закладку Console, тыкаем курсором в командную строку (там, где %), и вводим saveto -all_options <имя_скрипта>.tcl Жамкаем Enter, и в папке проекта создается соответствующий скрипт. В этот скрипт нужно вручную добавить команды компиляции: run <syn, или prn, или all>, и сохранить скрипт. запускаем gw_sh.exe <имя_скрипта>.tcl
  9. А зачем? Обычно PLL'ным lock'ом подпирают общесистемный ресет, чтобы в проекте ничего не дергалось, покуда PLL не устаканится.
  10. Боюсь, что скорее второе + неподходящий стиль описания. Хотя без исходников трудно судить.
  11. Цены на Маузере заряжены раз в ...дцать. Не надо на них ориентироваться...
  12. Выбирайте GW1NR или GW2AR - там 64Mbit SDR SDRAM уже внутри :)
  13. Залил сервис пак 1 для v3.12 в /upload/FPGA/_Lattice_/Diamond_v3.12_SP1/ (и под винды, и под линукс).