А попробуйте отдельно подключать goldem model от микрона например.
Я помню, что по какой-то причине пришлось руками прикручивать модель памяти. Но за давностью лет не помню почему
VHDL - язык со строгой типизацией.
Если Вам необходимо инкрементить тип STD_LOGIC_VECTOR то вы можете подключить стандартную библиотеку IEEE.numeric_std
затем вы тип STD_LOGIC_VECTOR преобразуете в тип UNSIGNED. Инкрементируете. И преобразуете обратно в тип STD_LOGIC_VECTOR.
Или же сразу счетчики объявляете типом UNSIGNED.
signal x std_logic_vector(7 downto 0) := (others => '0');
signal y unsigned(7 downto 0) := (others => '0');
begin
counter_x_proc : process
begin
if (rising_edge(clk)) then
x <= std_logic_vector(unsigned(x) + "1");
end if;
end process
counter_y_proc : process
begin
if (rising_edge(clk)) then
y <= y + "1";
end if;
end process
end process;
Удобство чтения - очень субьективно.
Но Magic number - плохая практика. Откуда взялись эти 9'd70 + 9'd256. Что они значат. Зачем они. Я такой подход не одобряю.
А в чем сложности посмотреть сгенерированный нетлист ?
Вы простую и понятную конструкцию заменили на непонятную и не читаемую. Зачем ?
Чтобы ответить на Ваш вопрос - достаточно открыть сгенерированный нетлист.
Он формируется детектором фронта. У меня это отдельный самописный модуль с кучей параметров.
Вот мой старый пример: https://electronix.ru/forum/index.php?app=forums&module=forums&controller=topic&id=80167&page=14#comments
