Flip-fl0p

Хреновое ТЗ - результат ХЗ. Какие Вам нужны скорости, сколько нужно LVDS линий ? Под какой проект ?

Вам же написали - спидгрейд. Чем менье цифра , тем на больших частотах может работать FPGA.

А че сделать то надо ?

В старых версиях Quartus, умеющих в Cyclone III нет Platform Designer

Господа. Убедительная просьба. Когда выкладываете куски кода пользуйтесь специальным тегом - код. Уважайте других участников форума !

Если мы говорим за Xilinx, то у него есть настройка, когда PLL на выходе генерирует фазу клока точно такую-же как и у входного клока.

Вот же гады ) Значит буду писать скрипт, чтобы под каждое ядро создавалась своя уникальная библиотека.

Вопрос что я делаю не так. И как делать правильно...

Создаю ядро FFT, Размещаю его в папке проекта "ALTERA_IP\FFT\" В этой папке создается папка "FFT_IFFT\ALTERA_IP\FFT\fft-library". Создаю ядро IFFT, Размещаю его в папке проекта "ALTERA_IP\IFFT\" В этой папке создается папка "FFT_IFFT\ALTERA_IP\IFFT\fft-library". Так вот в папках fft-library есть исходники с одинаковыми именами на которые ругается Quartus. Пример ошибки: Сдается мне, что надо под каждый из исходников создать свою библиотеку. Но что-то это похоже на костыль... Вот пример проекта. Для Quartus 13.1. FFT_IFFT.zip

Директории разные.

Приветствую уважаемые участники форума. Возник вопрос по правильному подключению IP, созданных в Quartus. Я создал ядро FFT и ядро IFFT. Но так получилось, что эти ядра имеют в своем составе файлы с одинаковыми именами и при подключении этих ядер возникает конфликт. Я подключаю ядра добавляя сгенерированный скрипт .qip Как правильно подключить такие ядра ?

HLS (high-level synthesis)

Так никто не запрещает описать 4 процесс, где описана логика работы автомата под клоком...

Так Вы как бы можете в процессе не писать инкремент счётчика, а выдавать счётчика сигнал разрешения работы.И тогда все станет красиво.

А modelsim что говорит ?