Перейти к содержанию

    

Flip-fl0p

Свой
  • Публикаций

    783
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Flip-fl0p

  • Звание
    В поисках себя...
  • День рождения 03.01.1990

Контакты

  • Сайт
    http://
  • ICQ
    226550164

Информация

  • Город
    Санкт-Петербург

Старые поля

  • skype
    Flip-fl0p
  • Vkontakte
    https://vk.com/id4024060

Посетители профиля

4 501 просмотр профиля
  1. Интересно. А что говорит стандарт на язык ? Не должны разные среды разработки по-разному понимать один стандарт.
  2. 1. Не буду спорить с Вами. Но только-что лично проверял в Quartus 13.1 VHDL2008: Error (10327): VHDL error at can't determine definition of operator ""&"" -- found 4 possible definitions Но для bit_vector данная операция разрешена. Может у Вас какой-то другой софт ? 2. Лично я за то, чтобы применять только стандартные VHDL библиотеки. К ним IEEE.STD_LOGIC_ARITH.ALL, IEEE.STD_LOGIC_UNSIGNED.ALL не относятся. Но тут пусть каждый решает сам.
  3. 1. В VHDL нельзя делать конкатенацию в условии выбора case. Вводите переменную для промежуточной операции объединения: variable my_signal : bit_vector(....); ... my_signal := (vADDR(6) & vADDR(1)); ... case my_signal is 2. Не советую применять IEEE.STD_LOGIC_UNSIGNED.ALL это не соответствует стандарту на VHDL. 3. Где у Вас тут вообще преобразования типов ?
  4. Вы привели отличный пример, каким не должен быть проект на FPGA... Может он и будет работать. Но сбои и ошибки ему гарантированны.
  5. Отписываюсь по результатам: 1. На рабочем компе так и не смог запустить Viavado. Но последние пункты, которые я планировал выполнить в предыдущем сообщении, я не выполнил, поскольку надоело постоянно на каждый чих пинать системного администратора. 2. На домашнем компьютере все нормально установилось и работает как должно. Причины проблемы так я и не выявил.
  6. Именно так. В "правильной" i2c шине все происходит именно так. Но у создателя темы i2c контроллер скачан на просторах интернета. Контроллер не проверен. Я лишь предупреждаю ТС, что если контроллер содержит ошибку - то крайне рискованно запускать тестирование в железе. Тем более в том коде сходу в глаза бросаются некоторые ошибки....
  7. Ну а если у нас одновременно одно устройство выдает лог.1 а другое устройство придавливает линию к нулю ? Такая ситуация вполне возможна... Например ошибка в прошивке FPGA.
  8. Крайне не рекомендую тестировать в "железе" i2c пока не будут положительные результаты моделирования.... Сначала моделирование - и лишь потом, тестирование в "железе". Только так. Особенно когда берете непроверенный код. В i2c шине линии SDA и SCL подтянуты к питанию. Передача данных осуществляется за счет того, что устройство, которое обращается к шине "придавливает" линию к нулю, либо "отпускает" линию и таким образом формирует нолики и единички для передачи. Если неправильно описать контроллер i2c - то может возникнуть ситуация, когда 2 устройства одновременно пытаются передать данные по шине, при этом FPGA вместо того, чтобы придавливать линию, будут выдавать в эту линию лог.1., в то время как другое устройство "придавливает" её к нулю. А это уже короткое замыкание, которое может повредить FPGA или памяти, если защиты от КЗ не предусмотрено....
  9. Настоятельно рекомендую прочитать книгу Уэйкерли Дж.Ф. Проектирование цифровых устройств. Но главное - постепенно изучить язык - и вникнуть в суть синхронного проектирования.
  10. К сожалению в этом то и проблема, что verilog - это именно описание аппаратуры, а не программы. Тут я бы посоветовал для начала ознакомиться с набором статей http://www.kit-e.ru/articles/circuit/2009_1_96.php
  11. А что у Вас вызывает сложности ? Не стесняйтесь - задавайте вопросы. Форум для этого и нужен чтобы помогать, указывать на ошибки, подсказывать как правильно. Для начала начните с бумаги и ручки и нарисуйте блок-схему проекта.
  12. Господа, а не проще ли самим разобраться с протоколом I2C и написать собственный модуль Master i2c ? Это достаточно простой протокол, который можно изучить за пару дней. Это будет быстрее и проще, чем разбирать чужую реализацию, да ещё и с банальными ошибками...
  13. Спасибо ! Не знал, что это можно отключить. А повлияет ли данная опция на синтез ? Иными словами, может ли данная опция ухудшить разводку по кристаллу ?
  14. А Вы можете ещё всю шину вытащить. Не обязательно группировать. Поковыряйтесь с настройками, в частности во вкладках какие сигналы Вы выбираете для просмотра. И учтите ещё один нюанс. Если Вы смотрите на какой-либо внутренний одиночный сигнал - САПР может поменять его полярность, т.к ему так "удобнее".
  15. Temp не чистил. Обновления установлены. .net - стоит 4.0 версии. Виртуалки нет. Можно попробовать. По поводу MD5 ничего не скажу, т.к сама утилита установщика занимается закачкой необходимых файлов. Сейчас в планах: 1. Поставить последнюю версию .net. 2. Почистить temp. 3. Удалить все что было установлено Xilinx (как кстати лучше это сделать, чтобы ничего не осталось ?) 4. Очистить реестр. 5. Совершить ещё одну попытку поставить с правами администратора. 6. Накатить последний патч. 7. Если не заработает - обратиться к офф. дистрибьютору.