Jump to content

    

vadimuzzz

Свой
  • Content Count

    2291
  • Joined

  • Last visited

Community Reputation

0 Обычный

About vadimuzzz

  • Rank
    Гуру

Recent Profile Visitors

4528 profile views
  1. Тоже самое, показывает развернутыми крайние стратиксы, других катов нет. Код страницы глянул, тоже одни стратиксы. Хм, через тор показывет о_О Спасибо за наводку
  2. я все глаза проглядел, не знаю как тщательнее в лисе: https://pic4a.ru/iVM_/ в хромом: https://pic4a.ru/iVM_/
  3. У меня по этой ссылке никаких циклонов, только стратиксы.
  4. Цитата(Boom-Zoom @ Mar 8 2017, 18:56) Общую тактовую подаю на PLL, повышаю её в два раза, от 250 МГц тактирую SignalTap и собственно в нём смотрю. Если вы про осциллограф, то до него ещё дело не дошло т.к. эти линии внутри ПЛИС не вырабатываются. Посмотрите в сообщениях квартуса при компиляции, не выбросил ли он эти цепи из сигналтапа. Еще можно прицепить сигналтап к входным портам выходных ddr-регистров, к этим точно можно подключаться
  5. Цитата(Boom-Zoom @ Mar 8 2017, 12:49) А в обратную сторону данные на TSE от системы обработки поступают, но на выход TSE данные не выставляет. а чем смотрите?
  6. Насколько я помню, в этом чипе (88E1111) нужны дополнительные телодвижения при инициализации в режиме RGMII. Поищите в этой теме: https://electronix.ru/forum/index.php?showtopic=37680
  7. Цитата(Dootch @ Feb 17 2017, 18:25) Такой вариант подходит. Вот только экспортированный интерфейс кажется оказался не так прост. Попытался повесить на входы test_onchip_s2_chipselect, test_onchip_s2_clken, test_onchip_s2_write единицу на test_onchip_s2_address выставил ноль на test_onchip_s2_writedata подал 0xAA после чего дернул клоком test_onchip_clk2_clk В ниосе память после этоо все равно пустая. test_onchip_reset2_reset пробовал задавать и прямой и инверсный. Я бы сказал, что дело не в экспортированном интерфейсе, а в особенности 2-портовой памяти. Конкретно режима "read-during-write". Меня в частности смущает, что по сути у вас транзакция записи бесконечная. Если хочется сделать однократную запись, то дергать надо именно cselect и write, а clock д.б. постоянным. Вообще это можно и без ниоса в моделсиме проверить (2-портовую память).
  8. Цитата(Dootch @ Feb 16 2017, 13:05) Правильно ли я понимаю, если теперь какой-либо мой аппаратный модуль запишет данные по адресу от 0 до 4095 через экспортированный интерфейс, то в коде процессора я смогу к ним обращаться как к переменной? Именно "как с переменной", строго говоря, нет. Т.к. размещением переменных в памяти занимается линкер, а тут у вас адрес фиксируется в момент генерации в QSys. Но если имеется в виду "завести в коде указатель на подходящий тип, нацелить его руками на соотв. адрес, а затем читать данные по указателю, используя в том числе оператор [] или поля структур", то таки да.
  9. Цитата(Golikov A. @ Feb 4 2017, 18:18) Альтера кстати любит оне хот автоматы по умолчанию, потому у ТС и 16 регистриков получилось а если "подсказать" синтезатору, типа так: CODE module enum_fsm (input clk, reset, input int data[3:0], output int o); enum int unsigned { S0 = 0, S1 = 2, S2 = 4, S3 = 8 } state, next_state; always_comb begin : next_state_logic next_state = S0; case(state) S0: next_state = S1; S1: next_state = S2; S2: next_state = S3; S3: next_state = S3; endcase end always_comb begin case(state) S0: o = data[3]; S1: o = data[2]; S2: o = data[1]; S3: o = data[0]; endcase end always_ff@(posedge clk or negedge reset) begin if(~reset) state <= S0; else state <= next_state; end endmodule
  10. Цитата(fookat @ Jan 25 2017, 18:42) Можете объяснить как тут происходит отсчёт четырёх тактов за счёт объединения сигналов через {}? Кодlocalparam trl = 4;  // total read latency is the SDRAM CAS-latency (two) plus the SDRAM controller induced latency (two) reg [trl-1:0] RdDataValidPipe; always @(posedge clk)   RdDataValidPipe <= {RdDataValidPipe[trl-2:0], state == 2'h1 & ReadSelected}; assign RdDataValid = RdDataValidPipe[trl-1]; это сдвиговый регистр, длина 4. значение (state == 2'h1 & ReadSelected) присваивается младшему разряду, потом сдвигается вправо. выход снимается со старшего разряда.
  11. Цитата(AVR @ Jan 19 2017, 00:22) Пробовал найти IP ядро отдельно, но там какие-то жуткие интерфейсы avalon, а мне бы чтобы был просто проводочек tx и всё. там нет ничего жуткого - обычный MM-slave для доступа к управляющим регистрам
  12. Цитата(sonycman @ Nov 8 2016, 02:38) с GCC кто нибудь пробовал? да, работает
  13. Цитата(RadiatoR @ Nov 6 2016, 03:17) Но ддр еще не инициализирована. Ее как раз и запускает прелоадер. сначала прелоадер загружается, а потом бинарник программы
  14. Цитата(SemperAnte @ Nov 3 2016, 22:01) Вообще, вам к типу real надо привести оба множителя, почему int -то? да, real логичнее. мне не понятно, почему он автоматически тип не привел (или привел, но получил в результате 0), параметр ведь тот же int по сути.