djs_13 0 14 марта, 2019 Опубликовано 14 марта, 2019 · Жалоба 2 hours ago, Uree said: А не надо экспортировать, распечатайте схему с использованием ПДФ принтера и все. А какой адекватно с OrCAD работает? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uree 1 14 марта, 2019 Опубликовано 14 марта, 2019 · Жалоба Я пользуюсь двумя, PDF Creator и FreePDF, оба нормально работают с чем угодно. По крайней мере мне пока не попалось что-то, что невозможно в них распечатать. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
V109559 0 16 марта, 2019 Опубликовано 16 марта, 2019 · Жалоба В последних обновлениях для Orcad 17.20 ввели DFA (проверка расстояния между полигонами в слое DFA_Bound_). Почему-то не показывает DRC, когда полигоны в DFA пересекаются друг с другом. Если кто в курсе, должна ли быть эта ошибка в данном случае, либо так и должно быть? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Chopr39 0 18 марта, 2019 Опубликовано 18 марта, 2019 · Жалоба On 3/16/2019 at 3:38 PM, V109559 said: В последних обновлениях для Orcad 17.20 ввели DFA (проверка расстояния между полигонами в слое DFA_Bound_). Почему-то не показывает DRC, когда полигоны в DFA пересекаются друг с другом. Если кто в курсе, должна ли быть эта ошибка в данном случае, либо так и должно быть? Да, это так работает. При пересечении двух шейпов DFA Bound, никаких ошибок не возникает. Поэтому, ИМХО, если и работать с DFA таблицей, то использовать совпадающие Place Bound и DFA Bound, нарисованные ровно по самым выступающим частям компонента (по корпусу, пинам или реперным меткам). Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
V109559 0 18 марта, 2019 Опубликовано 18 марта, 2019 · Жалоба Не понимаю я эту логику. Сближать нельзя, но пересекать пожалуйста Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Zurabob 2 24 марта, 2019 Опубликовано 24 марта, 2019 · Жалоба Добрый день. DFA зона по замыслу разработчиков представляет собой корпус компонента. Корпуса не могут входить один в другой. Place bound это область, занимаемая компонентом на ПП. эти области могут пересекаться. И относительно них строятся простейшие 3д обьекты. Это как личная территория компонента. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Flood 13 24 марта, 2019 Опубликовано 24 марта, 2019 · Жалоба Вообще, не совсем понимаю, для чего на практике нужны две различные области (Place bound и DFA bound). Есть практические примеры, когда эти объемы нужно делать различающимися? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PCBtech 0 24 марта, 2019 Опубликовано 24 марта, 2019 · Жалоба 1 minute ago, Flood said: Вообще, не совсем понимаю, для чего на практике нужны две различные области (Place bound и DFA bound). Есть практические примеры, когда эти объемы нужно делать различающимися? Вы можете для зоны Place bound задать верхнюю границу (высоту) и нижнюю границу (низ) объема, занимаемого компонентом. Более того, один компонент может иметь несколько соприкасающихся областей Place bound с разной высотой. Например, под компонентом в некоторых зонах может быть свободное пространство (ну, например, это радиатор или экран). И под ним вы можете расположить другие компоненты, более низкие. Например, конденсаторы и микросхемы расположить под экраном. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
EvilWrecker 0 24 марта, 2019 Опубликовано 24 марта, 2019 · Жалоба 1 hour ago, Flood said: Вообще, не совсем понимаю, для чего на практике нужны две различные области (Place bound и DFA bound). Есть практические примеры, когда эти объемы нужно делать различающимися? Place bound играет роль courtyard в аллегро, к тому же имеет дополнительные возможности о которых выше написал @PCBtech, в то время как DFA bound подходит для отдельных специфических игрищ с не менее специфическими желаниями конкретного монтажного производства(наиболее часто встречается в high volume production). Скажем, по кортярду все ок(вплоть до наложения краев, но не пересечения конечно), но для отдельных компонентов, например mating connectors такое-то производство хочет дополнительный зазор, возможно по такой-то стороне: здесь логично использовать DFA bound с требуемыми настройками. 2 hours ago, Zurabob said: DFA зона по замыслу разработчиков представляет собой корпус компонента. А зачем тогда слой assembly? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Chopr39 0 25 марта, 2019 Опубликовано 25 марта, 2019 · Жалоба 10 hours ago, EvilWrecker said: А зачем тогда слой assembly? Из хелпа Assembly_Top - Depicting boundary of package on assembly drawing. Dfa_Bound_Top - Creating boundary on Top layer for Real Time Design for Assembly (DFA) to check clearances between components driven by a Spreadsheet based matrix of components. This boundary can be different from Place_bound_Top boundary Place_Bound_Top - Creating filled rectangle on the top layer that define component areas which may or may not include pins of surface mount devices. Used by DRCs to check for violations of package-to-package overlapping. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
EvilWrecker 0 25 марта, 2019 Опубликовано 25 марта, 2019 · Жалоба 5 hours ago, Chopr39 said: Из хелпа Да с хелпом то я знаком- тут все не считая Place Bound в принципе расписано так как я выше упомянул. "Не считая"- все дело в том что область может и не быть rectangle, тем более если это proportional courtyard. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
shunix 0 25 апреля, 2019 Опубликовано 25 апреля, 2019 · Жалоба Добрый день. Хочу узнать, как наиболее безболезненно проапдейтить плату при кардинальном изменении схемы. У меня есть большая многостраничная схема со сквозной нумерацией компонентов. Есть разведённая плата. Теперь возникла необходимость выпустить новую версию (как замена старых микросхем, так и добавление новых). Если я сотру старые и бавлю вместо них новые с обвязкой, а потом проведу перенумерацию всех страниц,то при экспорте нетлиста в Аллегро, получится просто каша из-за смены нумерации. Как этого избежать? Хочу чтобы старые элементы, которых я не трогал на схеме, остались на своих местах на плате, получив новые рефдесы Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uree 1 25 апреля, 2019 Опубликовано 25 апреля, 2019 · Жалоба Уже несколько раз описывал процесс. Пока вносите изменения только Incremental Annotaion и апдейт платы. Когда уже все изменения внесены и новых компонентов больше не предвидится двойная аннотация: - перенос всех номеров вверх, так, чтобы ни один рефдез после не попадал в диапазон старых значений (+1000, +10000, +100000 к существующим номерам), используем Refdes Control Required - апдейт платы - сброс нумерации в "нормальную", с единицы - апдейт платы. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RedHeadIvan 0 25 апреля, 2019 Опубликовано 25 апреля, 2019 · Жалоба 3 hours ago, shunix said: Добрый день. Хочу узнать, как наиболее безболезненно проапдейтить плату при кардинальном изменении схемы. У меня есть большая многостраничная схема со сквозной нумерацией компонентов. Есть разведённая плата. Теперь возникла необходимость выпустить новую версию (как замена старых микросхем, так и добавление новых). Если я сотру старые и бавлю вместо них новые с обвязкой, а потом проведу перенумерацию всех страниц,то при экспорте нетлиста в Аллегро, получится просто каша из-за смены нумерации. Как этого избежать? Хочу чтобы старые элементы, которых я не трогал на схеме, остались на своих местах на плате, получив новые рефдесы Не уверен, как это работает в Capture, но в DE-HDL делаю так: После добавления новых компонентов не делать полный ренамбер, паковать с опцией "Preserve". Это сохранит всю существующую нумерацию, назначив новым компонентам новые уникальные номера. Втянуть изменения в РСВ. Теперь упаковать схему с опцией Repackage и заданным Refdes_Pattern-ом вида "($PHYS_DES_PREFIX)[A-Z](A)", в котором задано использование букв, вместо цифр Поставить галочку «Reset Refdes counter…» Втянуть изменения в РСВ. Рефдезы должны стать вида RA,RB,RC...RABC и т.д. При такой нумерации ни один компонент не получит рефдеза, который существовал в предыдущей нумерации, в итоге все останется на своих местах. А теперь делаем еще раз Repackage, только с нормальным паттерном вида "($PHYS_DES_PREFIX)[0-9](1)". Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uree 1 25 апреля, 2019 Опубликовано 25 апреля, 2019 · Жалоба Увы, в Capture нет возможности задавать паттерны рефдезов, только диапазон номеров для заданной страницы. В DE-HDL именно паттернами и пользовались. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться