[yakuzaa 0]

В редакторе платы выделяете компонент, жмёте f11 , открываетя окно PCB inspector. В нём двойной щенчёк по name , там снимите галочку HIDE

 

Но Вам это всё не нужно, если делать тем способом, как я выше написал. Он правильный потому что удобный.

спасибо, сейчас попробую Ваш метод.

 

Пока сделал так:

1) на плате выделяем Designator любого компонента

2) Edit -> Find Similar Objects (Shift+F)

3) Выставляем "Same" для Designator и нажимаем кнопку Apply

4) В окне PCB Inspector правим параметры шрифта

Изменено 21 ноября, 2010 пользователем Ivan Kuznetzov

[Rodavion 0]

Спасибо, получилось .

Оказывается у меня не стояла галочка

Design > Rules >Electrical > Un roted Net > Enable

Я так думаю, что у вас галка все же не стояла в Tools/Design Rule Checker - см. рис. :)

Изменено 22 ноября, 2010 пользователем Rodavion

[arttab 0]

Прошу объяснить как прошить полигоны (TOP, BOT) отверстиями. Сам не разобрался :(

[Марик 0]

Прошу объяснить как прошить полигоны (TOP, BOT) отверстиями. Сам не разобрался :(

Не совсем понятно... У Вас полигон не перестраивается? Если так, то нужно его перестроить. Для этого выделите его, кликните правой кнопкой Polygon Actions-> Repour. В появившемся окошке "ДА"

[Regente 0]

Не подскажете как правильно сгенерировать Netlist файл? Я пробовал его создавать, но такое ощущение что он не создается, т.к. в панели сообщений появляются ошибки вида

Signal NamedSignal_1[0] has no driver

Как от них избавиться? И куда по умолчанию сохраняются эти файлы?

[TOREX 0]

Не подскажете как правильно сгенерировать Netlist файл? Я пробовал его создавать, но такое ощущение что он не создается, т.к. в панели сообщений появляются ошибки вида

Signal NamedSignal_1[0] has no driver

Как от них избавиться? И куда по умолчанию сохраняются эти файлы?

 

А куда ты хочешь засунуть этот NetList? Если в плату в AD, так это не надо.

[Uladzimir 60]

Не подскажете как правильно сгенерировать Netlist файл? Я пробовал его создавать, но такое ощущение что он не создается, т.к. в панели сообщений появляются ошибки вида

Signal NamedSignal_1[0] has no driver

Как от них избавиться? И куда по умолчанию сохраняются эти файлы?

Design/Netlist из PCB

Но судя по вопросу вы не об этом спрашиваете.

Такие сообщения появляются при компиляции схемы проекта.

К нетлисту не имеют отношения.В частности сообщается что, что один из сигналов не имеет источника.

Просто с эти не работаете.

Об этом тут долго писали. как настраивать проетк, чтоб игнорировать, проверять, или что делать чтоб правильно было

[Regente 0]

...

 

Понятно. Просто при появлении данных ошибок такое ощущение что сам файл не создается. Куда он сохраняется при компиляции?

[Uladzimir 60]

Никуда. В памяти сидит. Передать можно только в PCB

Там хранится уже то, что смогло передаться.

В памяти при перекомпиляции обновляется

 

Report, можно сохранить, но это далеко не одно и тоже

[Fgion 0]

Добрый вечер. вот борюсь с поведением АД саммер 09.

 

Проблема возникла в правилах.

 

Создал правило зазоров для линий 220В.

 

 

Поставил приоритет

 

 

 

А фиг там:

 

 

 

Вот что это может быть?

Изменено 22 ноября, 2010 пользователем Fgion

[filmi 1]

В правиле поменяй And на or.

Изменено 22 ноября, 2010 пользователем filmi

[Fgion 0]

отредактировал - ничего не поменялось

 

я оставил только цепи InNet('220V_1') все равно -((

[Uladzimir 60]

Приоритет должен быть виден слева. Чем выше- тем приоритет ней.

Справа пример подобных правил

[arttab 0]

Не совсем понятно... У Вас полигон не перестраивается? Если так, то нужно его перестроить. Для этого выделите его, кликните правой кнопкой Polygon Actions-> Repour. В появившемся окошке "ДА"

 

мне не понятно как задать что полигон "прошить" отверстиями

[masterofnature 0]

мне не понятно как задать что полигон "прошить" отверстиями

Place -> Via