[Spartak 0]

uriy, воспользовался вашей методикой для совмещения вершин дуг и отрезков, удалось все совместить все идеально. У меня работал стереотип ПИКАДа, все пытался двигать и совмещать мышкой, вручную, а в АД надо править координаты в свойствах сегментов, тогда все совмещается идеально и не образуются дополнительные мелкие сегменты, которые АД при формировании Board Shape просто не переваривает

 

Так и в P-CAD ничего мышкой правильно не совместишь, везде надо ручками координаты править.

[Rodavion 0]

Так и в P-CAD ничего мышкой правильно не совместишь, везде надо ручками координаты править.

А там этого и не требовалось, ПИКАД STEP модели не делал, а для контура платы в слое Board такой точности не надо! :laughing:

[LexaryStyle 1]

У вас в слое Mechanical 1 какая-то модель, ее надо удалить, иначе закрывает всю плату.

проведите DRC,

 

В Mechanical это тот самый пямоугольник о котором шла речь.

 

Как провести DRC?

[Uladzimir 68]

tool/design rule check

[LexaryStyle 1]

В последнее время появляется ошибка

Access violation at address 1B5877DA in module 'OccWrapper.dll'. Read of address 00000000 at 1B5877DA.

 

В чем может быть дело?

 

Не могу найти расположение чертежа контура, чтоб указать производителю на него, после вставки СТЕП модели в моем понимании должно было создаться очертание контура в каком либо слое... Я чтото не так понимаю? Хелп.

Изменено 30 сентября, 2010 пользователем LexaryStyle

[Uladzimir 68]

Не берите до головы.

Перегружайте программу-- не поможет

Комп

[Nargotrond66 0]

прелюдия:Возникла проблема, необходимо было создать антенну на плате, в виде компонента(для схемы) но при этом две площадки антенны имеют имя из схемы а собственно примитив которым антенна нарисованна остается no Net, сначал хотел поискать как задать ему net но потом понял, что в таком случае проблема перекинется на схему.

вопрос: как в правилах прописать игнорирование клиренсов для определенного компонента?

Изменено 30 сентября, 2010 пользователем Nargotrond

[Uladzimir 68]

Можно и правило. но лучше через схему. У компонента поставьте свойство TieNet. Проблемы не будет нитам, ни на PCB

[Nargotrond66 0]

Спасибо проблему это действительно решило, но остался варнинг : SMT Small Component on Top Layer, has isolated copper . и хоть обмен 4 ошибок на одно предупреждения меня вполне устраивает, хотелось бы понять что это за последнее предупреждение(компонент представляет из себя две площадки к которым впритык поставлен solid region определенной формы.)

[Uladzimir 68]

Ну так он и говорит об этом же, что в FOOTPRINT компонента, находящемся на слое TOP, содержится изолированный участок меди, никуда не подключенный.

 

[Nargotrond66 0]

А нет ли определенного способа, что-бы избавится от этого предупреждения, неужели в каждой плате с подобными печатными элементами, которые вобщем-то далеко не редкость, присутствует подобное предупреждение?

[Uladzimir 68]

Исключить из проверок

[_Maks 0]

Мне тоже интересно. Как это сделать?

[Uladzimir 68]

лучше правилом.

Но это надо знать как у вас сделан компонент, а правило пишется в PCB

[LexaryStyle 1]

Ошибка DRC Room Definition Что означает? На вид у компонентов все нормально.

Изменено 1 октября, 2010 пользователем LexaryStyle