[musa 15]

Кстати о дублях.

Начнем с того что это просто не должно быть. А найти просто. Запускаете проверку и в окне Messages видите все замечания в том числе и подобные соединения

[Uladzimir 96]

Кстати о дублях.

Достался мне проект по наследству.

Возможно ли запретить подобное в проектах или найти все места, где на одной цепи стоят разные имена?

Запретить нельзя

Найти можно

 

Начнем с того что это просто не должно быть.

Ну это не совсем так.

Иногда используют ка фичу (но я против двойных наименований-- они путуют)

 

Но попадался иерархический проект с каналами. Причем соединены были последовательно.

Для того чтобы красиво обойти и правильно передать сигналы --- там как раз такое было сделано.

 

По связям получилось красиво -- слов нет.

 

Но сточки зрения читаемости схемы-- не совсем.

Что они хотели сделать я понял сразу. Особенно имея PCB. Но в идентичном проекте я не смог соединить правильно последовательные каналы (и отказался от них), а они запросто решили эту схемотехничекую проблему.

 

[Panych 0]

Спасибо! ))

Там предупреждений на пару экранов и я просмотрел нужную строчку.

Увидел тут сообщение про дубли и решил спросить. А уж зная, что оно там есть... )))

[musa 15]

Там предупреждений на пару экранов

Что проверять и какие сообщения выводить настраивается. Некритичные для вас можно исключить

[Uladzimir 96]

Правильно спросили.

Altium позволяет все (что с точки зрения PCAD просто не допустимо)

Но при этом находит и сообщает что не так. А дело разработчика устранить, или это он так "задумал".

 

В таком подходе, как всегда, есть плюсы и МИНУСЫ

[musa 15]

Altium позволяет все

Да но нужно с большой осторожностью к этому подходить чтобы не спутать случайное замыкание и соединение сделаное специально. В иерархических проектах это используется но там свой механизм этих соединений.

 

[Uladzimir 96]

Да но нужно с большой осторожностью к этому подходить чтобы не спутать случайное замыкание и соединение сделаное специально. В иерархических проектах это используется но там свой механизм этих соединений.

Да. Именно так.

Поэтому предпочитаю делать схему одновременно с топологий.

При синхронизации можно заметит случайно сделанные на схеме замыкания.

 

[Darth Vader 0]

Там предупреждений на пару экранов и я просмотрел нужную строчку.

Если хотите гарантированно найти все подобные места на схеме, в настройках проекта на вкладке Error Reporting ставьте режим оповещения Fatal Error о нарушениях типа Nets with multiplie names. И запустите компиляцию. Тогда они будут красными в окне сообщений и не затеряются в желтой массе прочих предупреждений.

[Orc 3]

.

[MemoryTest 0]

Подскажите пожалуйста, как сказать чтобы в ECO не попадали некоторые добавленные компоненты. У меня нарисованы 2 варианта реализации, чисто для себя.

Так вот при обновлении PCB проекта, этот трансформатор T2 постоянно попадает в ECO. Как это отключить, не глобальной настройкой для всех компонентов которая в Project Options?

 

 

[Constantin 0]

Подскажите пожалуйста, как сказать чтобы в ECO не попадали некоторые добавленные компоненты. У меня нарисованы 2 варианта реализации, чисто для себя.

Так вот при обновлении PCB проекта, этот трансформатор T2 постоянно попадает в ECO. Как это отключить, не глобальной настройкой для всех компонентов которая в Project Options?

 

Сменить тип компонента:

 

[skripach 6]

Как сделать чтобы Via подключались автоматически у цепи полигона? Ставлю новые переходные на полигон, а они никуда не подключены.

[Constantin 0]

Как сделать чтобы Via подключались автоматически у цепи полигона? Ставлю новые переходные на полигон, а они никуда не подключены.

 

Никто более умного не предложил :-) Я копирую via, подключенное к нужной net, и затем вставляю Edit - Paste Special с установленным чекбоксом "Keep net name" (E - A - Enter).

[Orc 3]

С какого то момента не сложная двухслойная плата стала дико тормозить при перемещении компонента.

OnlineDRC выключил, не помогает

В правилах тоже снял галки.

И онлайнDRC натсройки там же многое позакрывал.

Тормозит.

Что удивительно, онлайн проверка выключена, но почему то не дает при перемещении проходить компонентом по другому, то есть наложение проверяется. Как?

После сдвига компонента с горем пополам, комп все равно замирает, на пару секунд и внизу проносится надпись analizing net с перебором цепей

[bigor 0]

Непонятно зачем портироватьмодели из AD в SW?

Например, для того, что бы сделать корпус, котрый "обливает" плату или разные хитрые крепежные детали...

 

Как сделать чтобы Via подключались автоматически у цепи полигона? Ставлю новые переходные на полигон, а они никуда не подключены.

Копируйте виас на пад, который подключен к той же цепи, что и полигон.