dworfik

Хочу открыть схему и через Поиск найти текст. Любой текст. Но имена и номера пинов программа находить не умеет, хм. Ни понели PCB ни CrossProbe при этом не нужны. Просто отцентровать найденное по середине. Таак, извиняюсь, нашёл глюк в окне "Найти текст" убрал галочку "найти текст целеком" (Закрыто)

Как в в схеме найти пин? Ctrl+F почему-то так не умеет

Зачем емкостная нагрузка для генераторов (они же oscillators по-английски). Почти на каждом генераторе добавляют 10-15пФ в качестве емкостной нагрузки. Даже если тип выхода не синус, а КМОП. И иногда в даташитах пишут что в идеале вход например контроллера должен у себя внутри иметь эти 15пФ. Мои идеи, что наличие емкостной связи по линии каким-то образом уменьшает наводимые шумы. Но моделирование это не подтверждает. Остаётся, что это делается для входов OSC-IN которые по умолчанию работают с кварцевыми резонаторами (crystalls). Но вот правда ли это и как это работает? А может это технологическая особенность производства самих генераторов? И дополнительный вопрос чтобы не менять темы: нужно ли специальное волновое сопротивление для линий CLK от генератора? И ещё один вопрос: какая земля опоры должна быть, если CLK идёт на несколько микросхем с разной землёй. Земли, например, соединены звездой. То есть чип1 с землёй GND1 и чип2 с землёй GND2. Вопрос на какой земле желательно иметь сам генератор и как водится сам CLK и его опорные земли?

Слышал, что для ASIC эта фишка не сработает. Но так как не программировал, то не знаю.

Тоже сначала на notepad++ сидел, но потом узнал про sublime. Лучший выбор, имхо.

Если вы пишите диплом, то зачем разбираться в том правильный результат или неправильный? B) Помнится сам писал этого Бута, давно это было.

Подскажите пожалуйста готовое устройство электронных весов/тензодатчик. Необходимо просто (не задумываясь и ничего не изобретая) подключить датчик веса к контроллеру простым протоколом. Загвоздка вышла с подбором такого датчика. Вот необходимые параметры: --цифровой выход на микроконтроллер (например UART или I2C) --максимальный измеряемый вес где-то 50кг --хотелось бы чтобы был сразу трёх координатный, чтобы не городить самому из 3 штук что-либо --миниатюрный/прочный/лёгкий По принципу прикрутил и забыл.

вобщем весь вопрос в названии. Пролазил даташиты и ничего толком/до конца/на все 100% не понял . Глядел на "7 Series FPGAs Overview (DS180)" Практически все ПЛИС помечены как p и n. То есть они поддерживают диф. сигналы. У меня стоит задача передать cmos 27 сигналов+клок видео ХД на частоте 150МГц. Сколько мне на это диф пар LVDS потребуется (просьба предоставить понятный расчёт). И что за MGT и с чем их едят? на сколько они быстрее стандартных? В выше упомянутой pdf есть [Peak Transceiver Speed 6.6 Gb/s; Peak Serial Bandwidth (Full Duplex) 211 Gb/s]. Может это оно, но что оно значит? Объясните пожалуйста :rolleyes:

Что значит "прокачивать"? а кто жмёт всё это видео? Не проще поставить один-два заточенных под видео процессора потипу TI Давинчи? Только там 4 потока, если 30 фпс, в теории.

задачи для ПЛИС можно разбить на три большие группы: 1) собираем всё вместе в песочницу под названием ПЛИС 2) как сказал des333 задачи хоть и простые но очень высокоскоростные , когда контроллер просто не может поспеть. По аналогии с компьютером это процессор и видеокарта, ведь процессор тоже может отрисовывать картинку, но делает это медленно. 3) отсутствие подходящей готовой микросхемы со специфическими функциями Ну, ещё я бы выделил ещё одну группу -- "абы було". И мне так кажется, это самая многочисленная группа. Перепрограммируемая логика, из названия понятно, очень гибкая. И даёт иллюзию свободы. Вместо того чтобы лишний денёк поискать/поподбирать нужное решение ты просто ставишь ПЛИСину и забываешь о задаче. Но ровно до того момента, когда приходится эту задачу реализовывать на VHDL. Есть конечно и другие задачи где без них никак. Ну например, прототипирование цифровых микросхем, но топикстартер, думаю, не их имел ввиду.

Я это использовал только в симуляторе. Когда заменял некоторые "железные фичи" подходящим аналогом. А как использовалось -- что-то вроде: for inst: my_comp use configuration work.cfg; Но я догадываюсь, что применения могут быть и более широкими. Кто и как "архитектуры" использовал ещё? поделитесь опытом.

Как я понял вас не устраивают полученные частоты. Можно попробовать "упаковать" проект с процессором прямо из examples и глянуть какую максимальную частоту он выдаст. С Speed Grade'ами поиграть. А вообще есть анализ по самым загруженным путям -- там указано на каком элементе и сколько времени потрачено.

Прав ли я следуя следующему утверждению: если элетрическая линия достаточно длинна, то их по середине? То есть на одинаковом расстояни до каждой из микросхем. Таким образом, чтобы сигнал наростания приходил ко всем однавременно. В этом случае использовать встроенные резисторы даже нужного номинала будет не корректно.

Это ложь и провокация. Использованные сигналы, но не выведенные наружу, даже не разведутся на кристалле и тем более не будут выведены на рандомные пины.

Глупый вариант на внимательность может generic обновляется во внешнем модуле? Или вот в pakage constant N_COEFF : natural := FILTER_ORDER+1; хатя ниже написано что -- N_COEFF : integer := 32 --FILTER_ORDER/2+1; вот и разница в два раза

Щёлкаем в окошко и нажимаем кнопочку END B)

Самый правильный метод -- это самый простой: проверьте на осциллографе наличие сигналов.

а чем плох стандартный метод? Подключаем сигналы на основе функциональной схемы на пины банков, как больше нравится. Разводим с поддержкой swap'а. По результату генерируем user constraince file (или что там для альтеры). Его-то и подключаем в проект квартуса.

судя по такому развёрнутому ответу, ты и так уже "профи", так может не стоит тратить время на лазанье во всяким там форумам (красиво оформленно отчёта по практике тут всё равно никто не даст). Проще и быстрее будет самому задачки решить а отчёт оформить ;)

Ну конечно проходит, ведь синтезатор выкидывает весь неиспользуемый код. И дело сдесь скорее в generate. Я сомневаюсь, что там так просто можно писать tmp сигналы, скорее уж variable.

Ещё одно место где можно поискать лишней памяти -- это микросхема загрузки FPGA. Только вот, это FLASH, а не ОЗУ.

А я поддержу "Dr.Alex" . Действительно SPI слишком медленный протокол. При использовании постороннего скоростного клока потребуется, как выразился Tiro, "пропустить через синхронизаторы"по сути это просто входные тригеры на сигналах SPI. Случай для CPLD ещё проще, там даже временных проблем возникнуть не может.

Я на работе использую WinXP и доволен . Приходится использовать уйму всяких программок и тут они ВСЕГДА работают стабильно. Если б был более навороченный компьютер с 8-12Гб оперативки, то думаю, перешёл бы на Win7. Но точно не на Win8.

если всё делается для FPGA (где умножители/делители являются дифицитным товаром) то используем умножение на константу (сумматоры+сдвигатели)

Как заметил Torpeda видимо не в памяти дело, но её функциональность можно проверить и через отладочный интерфейс (не помню как он в EDK называется, вроде mdm) написав простую программку Хелло ворлд. Или там же через утилитку просмотра памяти (вроде memory map). Ею можно записать и считать что угодно по любым адресам.