slava_edf

Начну с того что скачал архив с VMM -> vmm-1.2.2b.tgz . В README.txt написано как подключить VMM к VCM , но также есть небольшое разьяснение как подключить VMM к другим симуляторам: " When used on a non-VCS simulator, it will be necessary to include the file $VMM_HOME/sv/std_lib/vmm_str_dpi.c to supply the regular expression string matching library. Similarly, it may be necessary to include the file $VMM_HOME/sv/std_lib/vmm_xvc_dpi.c to supply the XVC command parsing and execution library. Please refer to your simulator's documentation on how to include a DPI library. " И так у нас есть два С-их файла : vmm_xvc_dpi.c , vmm_str_dpi.c. Нам нужно откомпилировать и сделать *.h хедерний файл этих библиотек посредством команд xsc и xelab ? Как это делать читаю здесь : http://www.xilinx.com/support/documentatio...-simulation.pdf стр. 169 - Direct Programming Interface (DPI) in Vivado Simulator В этом гиде так же эсть описание двух примеров скрипта компиляции для импорта и експорта функции из/в библиотеку с нашего сорса на SV. В нашем случиа это будет импорт функциии из VMM в наш сорс на SV? В нашем сорсе на SV должны бить строки : `include "vmm.sv" `include "vmm_dpi.h" // имя vmm_dpi.h хедера после компиляции файлов vmm_xvc_dpi.c , vmm_str_dpi.c. ? Скажите пожалуйста будет ли это работать , или может кто то уже такое делал и есть другой путь решения. Всем спасибо.

удальонка возможна ?

Здесь есть уже готовые решения. http://carsolutions.com.ua/

Если есть возможность посмотрите какая LVDS IC со сторони штатного монитора используетса, так легче будет узнать какой протокол и как работает. У меня есть некоторые наработки на Altera и Xilink. Если хотите буду рад помоч.

Писал на почту. Ответа не было. Может уже не нужно?

Google -> Zero cross detector

c 1Гц ... +1Гц..... http://project-ideas-yaroslav.blogspot.com...01_archive.html

Здесь мой проект ШИМ он же PWM http://project-ideas-yaroslav.blogspot.com...9221-board.html

Windows XP + BaseLine(Max+plusII) + Bblpt.exe = работает безотказно а у вас что?

соединял ПЛИС (MAX 3064) c ПК через СOM/USB (Prolific PL-2303HX) роботает нормально. http://www.youtube.com/watch?v=LRNiQM0mQmk...nel&list=UL

Стучись ICQ : 197524546

На прямую VHDL в ISE не компилит? или вот так http://project-ideas-yaroslav.blogspot.com...01_archive.html http://project-ideas-yaroslav.blogspot.com...01_archive.html

Пробуй сначало по автомату раставлять пини. Если раставит нормально после компиляци, без ошибок. Значит комп. не может раставить назначение к конкретным пинам выходы.

Проще ! Я за. Я здесь комбинаторику тестировал http://project-ideas-yaroslav.blogspot.com...01_archive.html Пробуй через Netlist Writer витянуть Verilog code + додаэш модули как здесь http://project-ideas-yaroslav.blogspot.com...01_archive.html + у тебя еще будет DFF или DFFE.

Проблема в компиляторе и в ПМС. Если по автомату пини роставлять то всьо будет работать нормально, если назначать пини то бивало так что ПЛИС не хватало. На счет 2 пункта то думаю после каких либо изменений нужно компилировать, потом переназначать входи -виходи и потом снова компилировать.

По фильтрам ищи в гугле как --> AN437 Application note + RC snubber circuit design for TRIACs

По оптимизации нужно дёргать... Попробуй еще компилировать на другую ПЛИС, я тут тестировал чистую комбинаторику без всяких dff и еже с ними в Max+plusII и Quartus. http://project-ideas-yaroslav.blogspot.com...01_archive.html Всьо дело в матрице програмированых соединений....

В Max+plusII Help(Altera). пишут такое -- The following rules apply to unconnected input ports on primitive, megafunction, and macrofunction symbols and instances. Unused inputs to flipflop primitives have the following defaults: CLRN: VCC (inactive) PRN: VCC (inactive) ENA: VCC (active) The data and Clock inputs to flipflops and the data and ENA inputs to latches are required. An unused OE input to a TRI buffer defaults to VCC (active, output enabled). Unused inputs to logic primitives in Graphic Editor files must be connected to VCC or GND. The default logic levels for unused inputs to macrofunctions are documented in the Help for each macrofunction. In general, there is a default logic level for every macrofunction input. The default logic levels for unused inputs to megafunctions, if any, are documented in the Help for each megafunction. Unlike macrofunctions, there may not be a default input to some ports on megafunctions, and failure to connect such ports will cause the Compiler to issue error messages. --

попробуй так .... http://project-ideas-yaroslav.blogspot.com...p;max-results=1 Вытащи Verilog code, потом симулируй в ModelSim.

самое простое на RS-232 и в Hyper Terminal http://project-ideas-yaroslav.blogspot.com...r-terminal.html только без управления з ПК.

Синтезатор в Altera вовсе не однозначно компилируэт проект, я пробовал простенькую схему "Binary to BCD converter". Есть разница между сериями CPLD, FPGA и компиляторами Max+plusII и Quartus II. http://project-ideas-yaroslav.blogspot.com...01_archive.html Cчас перевел проект з графики в Verilog, скоро выложу результаты....

UP!!!

Взломать ребятки технологии хотять, да вот маловато будет только мат. модельки для етого. Тут пару б гениев шоб разобратса в ней. На счет извесности я б не зарекался. Тут в каталашку угодить можна.

Для новачка в проектировании GDF лучший вариант, по мере роста переходите на HDL. GDF более читабельний даже для инженера которий в HDL не смислит ничего.

Ждемс .......