Des333

А расскажите, почему так произошло?

У Altera в TimeQuest есть вот такой параметр Посмотрите что-то похожее у Xilinx. Может быть, что этот параметр у Вас выключен.

В gen1 и gen2 -- 8b/10b, в gen3 -- 128b/130b

Если хочется разобраться нужно спрашивать, а не утверждать. Хотя бы предупреждать, что в своем видении на 100% не уверены. Иначе получится нехорошо -- в каждой второй теме будут уверенно звучащие, но технически неграмотные советы.

Теперь Вам вопрос -- на сколько процентов Вы уверены в том, что получится латч? P.S. Я пытаюсь догадаться -- почему у нас на форуме последнее время увеличилось число сообщений, в которых люди утверждают что-то, чего не знают :) И, самое главное, хочу понять, что ими движет. То есть либо они думают, что разбираются в вопросе, но ошибаются. Либо они понимают, что не специалисты, но это не останавливает их от советов.

Ну, делать 1 в 1 так, как в примере -- не очень много смысла. Но если бы можно было делать только одно присваивание в блоке, то нельзя было бы писать, например, такой код: always_ff @( posedge clk_i ) begin if( increment ) acc <= acc + write_size; if( decrement ) acc <= acc - read_size; if( increment && decrement ) acc <= acc + write_size - read_size; end Я не утверждаю, что именно такой код следует использовать :) Просто как пример. Понятно, что любой такой пример можно переписать с явными приоритетами, используя if. Но, думаю, разработчики языка хотели дать нам гибкость и свободу выбора :)

Конкретный пример -- это всегда хорошо. Повторю свой вопрос касательно Вашего примера -- насколько Вы уверены, что так нельзя? Если Вы уверены, что так нельзя, тогда прошу привести хотя бы одно из двух: Пункт в стандарте, который это запрещает. Пример синтезатора/симулятора (и его версию), который выдает ошибку на таком коде.

На сколько процентов Вы в этом уверены?

Да, -40C и самый быстрый кристалл. Подробнее про Timing Model можете посмотреть тут. Вы, кстати, выше писали, что у Вас одит клок на launch и latch. А судя по отчету -- это не так. Вам вообще этот путь нужно анализировать?

Ну, так можно советовать топикстартеру все задачки из школьной математики/физики/химии/информатики :) Их тоже решают школьники и решают бесплатно. Я думаю, ТС готов ради опыта и обучения бесплатно выполнить задачи, за которые обычно платят деньги.

А сколько, если не секрет, в реальности заплатят за решение этой задачи?

Используйте ref вместо output.

Что такое "практически всё"? Создание схем? Разводка плат? Каких? FPGA? На чём -- VHDL/Verilog/SystemVerilog? Что с верификацией -- OVM/UVM/VMM? Программирование? Под МК, какие? Linux? Windows? Ядро, драйвера? OpenCl/OpenMP/OpenACC/CUDA? Математика? Физика? "Практически всё" -- это ни о чём. Как-то так... Если человек на самом деле ищет работу и уважает тех, кто будет читать тему, то он не поленится написать два абзаца.

Ну, здравствуйте :) Что же тогда делает оператор ~? :) P. S. IEEE Std 1364™-2005, раздел 5.1.9

Спасибо, повеселили :)

Сделайте кучу счётчиков на высокой частоте.

Канал, как и десятки других каналов в Телеграме, сразу скатился в спам. Не хватает правил -- что по делу, что оффтопик. Мое ИМХО -- идеальный вариант это что-то типа https://kernelnewbies.org/IRC Вот там 95% разговоров технические и по делу. Но, думаю, этого будет сложно достичь. Да и пока не ясно, какая цель -- технический канал или про разговоры "за жизнь".

Поясните, пожалуйста, фразу "в 7 раз лучше". Частота была 30 МНz, а стала 210 МHz? Или slack был -0.700, а стал -0.100?

Встречал ещё TL-Verilog Но не читал, не смотрел. Так что ничего сказать не могу.

Ну если раз в несколько минут двигать и кликать мышкой -- это большая сложность, то это из тех случаев, что описал уважаемый Herz.

Поддерживаю полностью! Почему делает невозможным? Чем один раздел для всех тем о FPGA будет в Вашем случае лучше, чем четыре? Если цель расширения кругозора, то нет никакой разницы, читать все темы подряд в одном разделе или в четырех.

А тут дело не в объёме работ, а в количестве необходимых навыков. Как не крути, но чтобы соответствовать Вашей вакансии соискатель должен уметь: Рисовать схемы Разводить платы Программировать МК Писать под FPGA В лучшем случае это, действительно, 4 человека. В реальной жизни настолько узкая специализация обычно бывает не часто. Но одного человека, который хорошо умеет делать всё указанное, будет крайне тяжело найти. Я сам очень положительно отношусь к разработчикам, так сказать, широкого профиля. Но нужно быть реалистом. Одного хорошего FPGA'шника и то иногда тяжело найти. Так что или человек будет уметь делать 1-2 пункта нормально и ещё 1-2 посредственно. Или будет уметь всё, но Вы его переманить не сможете. А пишите Вы так, что складывается впечатление, что уметь делать 2 пункта хорошо, а 2 не очень хорошо, будет недостаточно. Не хотел расстраивать, но Вы сами спросили Удачи в поисках.

Так, вроде, написано же :laughing:

А, если не секрет, сколько времени займёт такая разработка у специалиста с опытом? Можно в ЛС. Спасибо!

Один из вариантов -- не правильно выбран I/O standard для референсного клока.