![](https://electronix.ru/forum/uploads/set_resources_23/84c1e40ea0e759e3f1505eb1788ddf3c_pattern.png)
![](https://electronix.ru/forum/uploads/set_resources_23/84c1e40ea0e759e3f1505eb1788ddf3c_default_photo.png)
eugen_pcad_ru
-
Постов
698 -
Зарегистрирован
-
Посещение
Сообщения, опубликованные eugen_pcad_ru
-
-
А клемники задействовать не вариант?
-
Вариант 1
Формируется общая часть, в ней перечисляются элементы, которые есть всегда.
Затем пишется АБВГ.ЧЧЧЧЧЧ.ЧЧЧ-01
и далее пишутся элементы (и их количество) для первого варианта имсполнения
и т.д.
Количество листов в спецификации не ограничено. "Не влезет" непонятно почему.
Вариант 2
Разрабатывается формально новое изделие со своим комплектом ЕСКД.
Что лучше, зависит от способа сдачи (проведения испытаний, согласования документации и т.п.)
Как-то так наверное.
P.S.: Лично мне второй вариант нравится больше. Потому как каждый раз в трудоемкость закладывается новая разработка (документации). А корректировка существующей по 1-му варианту(а ее будет много, тут никуда не денешься) формально отрицательно сказывается на результативности работы, так как показатель качества работы напрямую зависит от числа выпускаемых извещений.
P.P.S.: А, еще забыл: для варианта 1 на Э3 должны быть приведены ВСЕ элементы групповой спецификации. То есть к примеру если у Вас допустима замена микросхемы, то на схеме их должно быть две, что также приводит к "нечитаемости" схемы.
-
Стандартный пример UDP эхо на Microblaze+lwIP, xethernet_lite. Все пакеты больше 1500 дропаются, больше 1000 - идут потери до 20%. Не могу найти в каком заголовке задаётся макс. размер пакета. Не подскажете?
Да, еще. Стандартные API функции при работе с сокетом UDP-пакеты нормально не ловят. Для отладки лучше всего использовать wireshark. Ну и соединение точка-точка.
-
Результаты расчета программы являются ориентировочными и основанием для замены разъемов не являются.
Резюме: странно всё это. Компания Harting к примеру указывает, какому стандарту соответствует производимый ею разъем. Практически любой. А вот в стандарте присутствуют частоты. К сожалению такие разъемы она не выпускает. Здесь же либо информация отсутствует либо хорошо спрятана... Смущает меня это.
Всем спасибо. Буду искать.
P.S.: Тему временно не закрываю, может кто еще чего напишет.
-
Не сочтите за наглость, ссылку сбросьте пожалуйста.
-
Всем доброго времени суток!
На разъемы (см. прилагаемый файл "36_37.pdf") ищу информацию о максимальной частоте или соответствию какому-либо стандарту (IEC и т.п.).
Наверняка кто-то уже сталкивался. Буду рад любой информации.
Заранее спасибо!
P.S.: Предполагаю, что частота не будет превышать 30 МГц, однако предположения не являются основанием для уверенности :)
-
Да было это в старых схемах...
Рисуете ромбик, в нем один диод. Обозначаете как DA. В перечне указываете наименование сборки. Если это именно сборка.
Если диоды россыпью, то VD1...VD4.
-
Скорее всего кривой дистрибутив винды. Чистая винда или сборка какая-нибудь новомодная?
-
Версия сапра и ядра?
-
Было такое. Помогает переустановка.
-
Думаю что сапры не стоят на месте. Я за автомат :-)
-
Типовой набор чайника для троллинга?:)
-
Краткое сравнение алгоритма с БПФ в приложении... Может пригодится.
-
Алгоритм Герцеля принадлежит к числу так называемых алгоритмов полубыстрого преобразования Фурье, так как для расчета всего спектра требуется всего в 2 раза меньше операций, чем для обычного дискретного. В этом плане БПФ выигрывает.
1 Если Вам всё-таки нужно считать полный спектр, что неэффективно, поступаете так же, как с БПФ
2 Если Вам нужно посчитать какие-то отдельные гармоники (а вот здесь как раз АГ может дать выигрыш, но надо посчитать), то в целом можно обойтись и без окон. Выигрыш в производительности зависит от числа требуемых к нахождению гармоник и размера буфера.
3 АГ по сути является БИХ-фильтром, так что при реализации в целочисленной арифметике см. рекомендации выше.
-
А нет варианта поставить FPGA от Xilinx? Там по моему дискрет фазы 360/256.
-
А 10 Гбит Ethernet не подходит?
-
-
В явном виде конечно нет... А вот в неявном сколько угодно.
Например, размеры диодов, резисторов и прочей мелочи приведены в гостах на миллиметровке. И если Вы говорите о возможности масштабирования, то нк находит контраргумент в виде другой схемы, на которой все размеры соблюдены.
Дополнительно, размер шрифта на схеме не должен быть менее 3 мм. То есть плотнее Вы ряды не нарисуете.
P.S.: Да, может совковый нк ничего и не умеет больше, как измерять толщины линий :) Кстати, толщин должно быть не более двух (не считая шаблона). И требования к толщинам становятся понятным, когда Вы начинаете заниматься изготовлением копий с бумажных носителей. Это в случае, если у Вас на предприятии не внедрена система электронного документооборота. А на полувоенных предприятиях она мало где внедрена :)
-
В альтиуме не работал, но механизм приблизительно следующий.
Рисуете свои компоненты (или переделываете буржуйские) под требования гостов, рисуете шаблон. на поле с шаблоном соединяете компоненты по требуемой схеме. Далее: печатаете, переводите в pdf, dwg или любой требуемый формат. Подписываете.
Всё.
А автокад тоже хорош, но скажем для Э4 и схем соединений. Можно и там делать, если не требуется размещения корпусов радиоэлементов с последующим экспортом цепей (скажем, для изготовления печатной платы).
В общем правило такое - есть печатная плата, то в альтиум. Если схема супер кабеля или простой платы - то хоть в пайнте :-)
-
Да, задание аргумента "-g compress" помогло.
Основной вопрос снят.
2Bad0512: А в каких случаях компрессия может не прокатить?
-
Всем привет!
Столкнулся с проблемой необходимости уменьшения файла прошивки, создаваемым PlanAhead-ом.
Использую связку FPGA хс6slx150 и ПЗУ хсF32.
При создании файлов прошивок с помощью ISE получал файлы размером 3500000 байт и 11 500 000 соответственно, что в целом устраивало.
При переходе в planahead и создании таких же файлов создается бит-файл размером 4 222 000 байт. То есть больше. При попытке импактом создать mcs для ПЗУ получаю ошибку о слишком большом файле.
В общем не могу получить корректный файл прошивки для ПЗУ из битстрима PlanAhead-а.
Пока вижу вариант ручками отпиливать кусочек из бин-файла и его подсовывать импакту. Решение в лоб и некорректное.
Какие будут предложения? Может кто уже сталкивался с подобным?
Заранее спасибо!
P.S.: PlanAhead только осваиваю, возможно надо где-то галочки выставить. При беглом осмотре ничего похожего не обнаружил.
P.P.S.: Вариант сжатия прошивки ПЗУ не подходит.
-
Иногда бывают проблемы из-за длинного кабеля. Коротким пробовали? Программатор вообще рабочий?
-
да, keep _hierarchy помогает.
Иначе ISE может их под другими наименованиями прятать.
P.S.: Чтение конечно дело нужное. Сам всё время читаю. Но сомневаюсь, что кто-либо даже из инженеров самого Xilinx-a прочитал всю документацию, рекомендуемую к прочтению ;)
-
Было такое
Оказалось дело в щупах
О выборе САПРа при разработке Э3 по ЕСКД
в Документация
Опубликовано · Пожаловаться
Всем доброго времени суток!
Рисую схемы, сдаю по ЕСКД. В связи с долгой эксплуатацией пикада и набора утилит выпускаю документы, полностью пригодные для проверки нормоконтролем.
Спустя почти 10 лет после прекращения поддержки PCAD-а, решил пересесть на что-то поновее.
Бегло просмотрел два пакета: 1) Alium Designer и 2) Expedition Enterprise (DxDesigner) от Mentor Graphics.
Что неприятно удивило:
В альтиуме пропала возможность задания произвольных толщин линий (по ЕСКД 0,3мм...0,4мм), в DxDesigner-e в компоненте нельзя использовать произвольный (в т.ч. русский) шрифт и вводы в шину отмечаются маркерами, которых к сожалению также нет в ЕСКД.
Теперь собственно вопрос:
Сдает ли кто-либо по ЕСКД "чистые" схемы (без ретуширования и прочих никому не нужных операций), разработанные непосредственно в схемных редакторах Altium-а или DxDesigner-а? Если сдаете, поделитесь пожалуйста "вырезками" из схем, скажем в pdf-формате демонстрацией основных оформительских камней с сохранением масштаба 1:1 для удобства просмотра:
1 компонент с использованием русских шрифтов,
2 линии вводы в шину (толщиной 0,3мм...0,4мм)
3 просто соединение линий (размер точки)
4 внешний вид позиционных обозначений и наименований цепей (обычное и повернутое)
5 использование разнесенного позиционного обозначения (автоматически с использованием знака ".")
и т.п.
Заранее спасибо!
P.S.: Зачем это мне нужно? Для фокусировки работы по изучению САПРа, лучше всего удовлетворяющего требованиям ЕСКД. Ссылки на дополнительные справочные материалы типа "Шпаргалка по переходу с пакета PCAD200Х на пакет ..." приветствуютсяsm.gif
P.P.S.: Если кто-либо использует другие пакеты, не описанные мной выше, также буду рад посмотреть на их результаты.
P.P.P.S.: Мнение "Да не надо заморачиваться, проще уговорить нк пропустить схему в таком виде" знаю и прошу тут не дублировать.