POVRU

Ставиться микрополосковая линия задержки (оффтоп - это не ЦОС). Перед ней ставится буферный усилитель с низким выходным сопротивлением. Волновое сопротивление линии должно быть очень низким и на конце должен быть терминатор. АЦП ставятся в линейку через равные промежутки в линии. Еще надо все развести с одинаковой задержкой опорной частоты. АЦП желательно с выходным FIFO и LVDS. Это не АЦП это дигитайзер (по сути цифровой смеситель). Полоса все равно будет 25 МГЦ. Насколько я понял автору поста нужна полоса DC - 500 МГц. С ограниченным временем накопления.

В ветку по теории автоматов...

Мне не удалось собрать ими что либо... я железячник, а не программист - мне тяжело разобраться как ими пользоваться. они отличаются от стандартного GCC.

Нужно понимать, что есть модули кросс-платформенные и нет. Например математические узлы кросс - платформенные, а память, схемы генерации клока приходится делать под конкретную ПЛИС даже в рамках одного вендора.

Переведу на русский предыдущего оратора. Внутрь ПЛИС загоняется модуль генерирующий ключи. Снаружи ставится однократно программируемый микроконтроллер с аналогичным алгоритмом генерации. ПЛИС пишет числа в алгоритм генерации ключей как во внутренний модуль так и в микроконтроллер, периодически считывает ХЭШ из последнего и сравнивает с внутренним. Если ХЭШи не совпадают - баста. Для нормальной работы достаточно одного пина ПЛИС. Алгоритм генерации ключей должен иметь длину сходимости в несколько лет.

формат в котором оно поставляется тоже не айс (структурный). Скорость никакая, а напильником доработать - надо быть умнее среды разработки. Собирается вообще зашибись: нормально регистры делаются на дистрибутивной памяти, а эта сволочь жрет 4 блока 18к на 16 регистров - замечательная реализация.

Как у Альтеры все сложно... у ксилинкса выбираешь *.bit файл и нажимаешь program.

Спектр расширяется (растет амплитуда гармоник и их количество) когда скважность отклоняется от 50%. При скважности менее 50% фаза гармоник опережает друг друга снизу вверх, при скважности более 50% запаздывает снизу вверх.

По нажатию кнопки 16 млн раз проверить функцию? Этот каламбур ни один синтезатор не потянет. Тут нужно счетчик с накоплением результата делать.

Инженерные версии ПЛИС с частотой 1,5 ... 2 ГГц делает и Альтера и Ксилинкс. Толку с того они так работают только в температурах +10... 45 градусов.

Если весь код забить NOPами то ядро составит 0 LUT

ISE DS все таки поприятнее Кактуса. Можно увидеть внутрянку если есть лицензия. В кактусе все упрятано и ты видишь ни к чему не относящиеся диаграммы. Особенно раздражает генератор абонентов шины. Хочется напильником доработать, ан нет: ошибка - пишите альтере...

А запись типа output [7:0] VECT; input [2:0] N; assign VECT=1<<N; Разве не является таким же декодером? а иголки убираются просто input CLK; input [2:0] N; output reg [7:0] VECT; initial VECT=8'h0; always@(posedge CLK) begin VECT<=1<<N; end :maniac: не сбивайте человека он хочет понять...

Самое простое счетчик с памятью... и никакой мороки...

Программеров разогнали, деньги кончились. Сейчас работаю только на основной работе. По поводу производительности - сейчас рулят синтетические наборы инструкций с сетевой организацией вычислительных блоков. Одна российская контора пытается сделать это на ПЛИС. Цель - обогнать видеокарту по производительности. Блажен кто верует...

Уважаемый, klen. Нет ли возможности собрать такой тул для NIOSII под маздай?

Это ЛАЖА ,а не процессор. 300 ЛУТ таблиц 95 МГц. ААААхренеть производительность. У меня без нагрева шарашит на 240 МГц комерческий Спартан 3е работает. Индустриальные добегают до 300... 350 или 200 МГц на -40 градусов цельсия. Правда ПЛИС на 500 к ушла вся.

Что такое binutils? Готовая среда для разработки С - компайлера? Где взять? Подскажите , а то сейчас с программерами сношаюсь - достали :cranky:

57 бит нужно ядру ,чтобы выполнить инструкцию. Типа откуда взять, как переключить мультиплексор разультата, как положить. С положить напряг - умноженеи и деление результат 64 бита, умножение 9 тактов, сложение 4, деление 12 кароче баги с конвейером. Во первых систему команд, хочется уложить в 16 бит дабы не юзать БГА корпус. Народный проц хочу сделать. Во вторых уже не просто числомолотилка поскольку есть спец узлы под фурье и вейвлет, на числомолотилке раз в 10 медленнее будет. Шина 96 бит - читать шесть инструкций за такт дабы работать на СРАМ. С динамикой пока лениво связываться. И вообще сейчас есть спартан 3Е - 500к. На нем не далеко уити от числомолотилки..

Народ, тут уже писали и я ПОВТОРЮ! На опенкорес лежит ядро АВР. Уже полгода, как юзаю и нормально пашет Спартан2, 2Е. Слегка доработал на схематике, заработало быстрее. Родное без проблем работает на 50-ти МГц-ах (из ОЗУ, пришлось сделать бутлоадер аля техас)).

На спартане 3Е при частоте 300 МГц за один такт ничего кроме логического И или пересылки не выполняется. Сложение 4 такта, умножение от 8 - ми. Деление пока совсем не фурычит. Плиске пришлось радиатор довесить - греется. Система команд пока не для записи во внешнюю память - аж 57 бит на инструкцию.

Смотря на какие оригиналы хардкопи. Если виртекс SX на 50 ... 60 кЛе забил всю, то партию надо будет большую заказывать.

Не поверишь... :cranky: в плисках память двухпортовая.

Нужно сделать тестовую сигнатурную прошивку использующую как можно больше частей ПЛИС. Сигнатуры выводить на все пины. Сделал тест для Спартан 2Е 300к. Нашел из партии 30 штук 2 плиски с рабочими частотами в 450 МГц. Порадовался :laughing: . Среди 200 штук не нашел ни одной неисправной, так что тест для проверки исправности в принципе не нужен для индустриальных плисок - они стопудово рабочие :smile3009: . Можно только отобрать самые быстрые.

Уже от 30 килоштук выгодно свою микруху заказать. А верилог на виртексе или стратиксе обкатать.