Flood
-
Постов
1 791 -
Зарегистрирован
-
Посещение
-
Победитель дней
3
Сообщения, опубликованные Flood
-
-
30 minutes ago, selax said:
Да, но зачем она вам? И так всё ясно.
Ясно, что чип пиленый, но не ясно, из чего 🙂
-
4 hours ago, selax said:
Вот сюда (красным выделил).
Да, текстура значительно отличается от оригинальной и слегка заходит на края. Но ведь поверх этой текстуры выжжены лазером символы маркировки, и они совсем не такого цвета (а вполне привычного).
Это разные лазеры, или разные режимы их работы? И как они получают такую шероховатость (а не прожженные линии)?
Правильно понимаю, что оригинальная маркировка полностью потеряна?
-
2 hours ago, jcxz said:
Так что правильный обмен по PPS-профилю (или по AVS-профилю) посмотреть негде.
Посоветовал бы купить такой брелок, модели C4 или C5. Читает профили с источников и триггерит что угодно. Может вставать в разрыв.
-
25 minutes ago, Vasily_ said:
Сожгли лазарем, это четко видно на фото.
Подскажите, куда и на что смотреть, чтобы это понять?
-
Ради интереса спилил фейковую маркировку. Увы, старой маркировки под нею не было.
Похоже, верхний рыхлый слой был более черным, чем основное тело заливки микросхемы, и он довольно легко сошел при новой шлифовке. Выглядит так, будто старую маркировку сошлифовали, затем чем-то типа набрызга нанесли новый рыхлый слой, оказавшийся чуть чернее старого корпуса. И на этот слой уже нанесли новую маркировку.
Сужу в основном по центральному углублению - оно менее глубокое, чем на нормальных микросхемах.
-
8 hours ago, jcxz said:
Но даже здесь похоже напряжение выбирается из фиксированного профиля "Fixed 28V 5A". И в последовательности запросов/ответов не вижу ничего принципиально отличающегося от аналогичной последовательности при работе моей программы.
Похоже, между пакетами 57 и 523 в этом примере происходил периодический обмен сообщениями.
Возможно, один из простых вариантов - сделать вариант вашей программы сниффером PD и посмотреть, какие идут обмены между БП и "правильным" PD триггером в различных режимах.
Я когда-то хотел разобраться с PD, но изучив документацию и рынок, просто поставил CH224K 🙂
-
6 hours ago, keats sun said:
Спасибо за предоставленные фотографии. Судя по деталям на фотографиях, можно с уверенностью сказать, что эта деталь является отремонтированной，На подложке можно увидеть явные царапины, которые являются следами удаления оригинальных шариков припоя.
Да, похоже это так. Спасибо!
-
On 1/23/2024 at 4:59 PM, jcxz said:
Где бы найти дорожные карты (блок схемы алгоритмов) обмена потребитель<->источник для разных сценариев работы? Чтобы понять - что ему ещё нужно?
Понятно, что основа - в стандарте, но некоторые примеры можно найти здесь:
https://usbchargingblog.wordpress.com/
И даже сложные случаи частично описаны:
-
Да уж, интересно было бы посетить этот Huaqiangbei, посмотреть как там дела делаются 🙂
Вот только без хорошего знания языка там, скорее всего, и не увидишь ничего.
-
34 minutes ago, sazh said:
Вопрос - это семейство снято с производства?
Нет, чип актуальный. И довольно дешевый, особенно у продавцов на Али.
Если чип восстановленный, то понятно что реболл там был. Но так заморочиться с крышкой, ух. Я пока не смог даже разобраться, есть ли там шанс увидеть родную маркировку.
-
На вашем даташите довольно экзотический вариант, в котором два сдвоенных контакта разделены одиночным.
Более распространенный вариант - когда пара сдвоенных контактов идет вместе (и то, не все такие разъемы совместимы по порядку выводов).
Видимо, RUICHI также унифицировались с этим вариантом расположения выводов.
Вот только делать это под тем же партномером, что раньше был с другим пинаутом - ну, это додуматься надо...
Но вот пример похуже, пины выглядят одинаково, но их порядок отличается.
Розетка HRO PARTS TYPE-C-31-M-12 - "китайский" пинаут, такой же как у новых Ruichi. Стандарт де-факто для большинства китайских Type-C USB2.0.
Розетка JAE DX07S016JA1R1500 - с виду почти такая же, но пинаут другой, соответствующий более позднему варианту, принятому в официальной спецификации Type-C.
Найдите разницу 🙂
-
15 minutes ago, makc said:
Судя по фотографии либо радикально упало качество изготовления подложек корпусов (что маловероятно), либо это корпус после довольно аккуратного реболлинга (наиболее вероятно).
На основании царапин? Конечно, похоже на реболл.
Хотя, когда я реболлю, царапин бывает поболее 😞
-
6 hours ago, keats sun said:
Если вы можете предоставить четкую фотографию задней части, вы сможете определить, был ли он отремонтирован или нет.
Спасибо за предложение помощи!
Действительно, в боковом свете видны царапины между шариками (клик на вложении чтобы увидеть в большом размере).
-
lspci
Существует под Linux и Windows. Насчет DOS не знаю, но вполне возможно.
-
27 minutes ago, Evgenij said:
ЗАМЕНА в port map VCC на V не всегда помогает
ПРИМЕР: ERROR (EX4916) : Formal v is not declared("C:\Users\e.svirin\Documents\fpga_project_1V7MI850 VHDL UST\src\TOP.vhd":11083)
Какую вообще задачу вы пытаетесь решить? Переписать синтезированный нетлист с верилога на VHDL? 🙂
Вы показываете абсолютно бесполезные примеры. Не видя ваших исходников невозможно сказать, что у вас там происходит в 11083 строке. Повторюсь, к свойствам языка этот вопрос отношения не имеет. Фактически, вы спрашиваете: "что в моих исходниках не так?". Как обычно в этих случаях говорят, телепаты в отпуске и силой мысли проникнуть в ваши задачи возможности нет.
Спросите у лучше тех, кто задал вам эту задачку и находится в контексте происходящего.
-
1
-
-
По аналогии можно предположить, что в port map для VCC будет V без точки перед ним.
ПС. Вопрос не имеет отношения ни к VHDL, ни к ПЛИСам, ни к Verilog.1 hour ago, Evgenij said:В VERILOG порт питания обозначается V ,что приведено на примере
Это у вас в примере он так обозначен, язык Verilog этого не требует.
-
2 minutes ago, makc said:
Плюс только для очень высокоскоростных интерфейсов
Неочевидно, т.к. будут торчать какие-никакие хвостовики выводов, ну и сами выводы длинные. Для совсем уж высоких скоростей лучше панельки от Ironwood с тонким анизотропным проводящим слоем.
-
7 minutes ago, makc said:
У них две особенности: они под пайку и способ контакта с шарами - хватают шары с боков, а не прижимаются снизу:
Похожие панельки у Yamaichi - с захватом шара по бокам. Минусы: Нет теплоотвода (но можно соорудить свой), соседние выводы коротят при полном нажатии на панельку (хотя и так разумно вынимать чип только на выключенном устройстве). А также то, что выводы паяются в отверстия. Правда, не понятно - минус это (сложнее собирать плату или переставлять панельку) или плюс (надежнее контакт). Ну и чип без шаров в такую панельку не поставить.
-
5 minutes ago, makc said:
Нет, там конструкция несколько хитрее: сверху откидывающаяся крышка с винтовым прижимом платформы, которая уже дальше давит на корпус ПЛИС, а внизу подпружиненое корытце, через которое проходят подпружиненные пины (pogo-pins).
Спасибо за информацию и чертежи! Интересная панелька, надо будет призадуматься 🙂
-
2 minutes ago, BSACPLD said:
в предоставленном китайцами листке с 100% тестом было написано, что тестировали их только при 25 градусах Цельсия, на минусе никто не проверял.
М.б. просто коммерческий температурный диапазон? Или у них только индастриал?
-
Just now, makc said:
На Артиксах такого не наблюдалось, по крайней мере в моей практике. И на сколько я помню в конфигурации ПЛИС хранится только IDCODE (см.UG470), который проверяется ПЛИС в процессе загрузки прошивки. Конфигурационных фреймов с информацией о спидгрейде там не видно.
Да, в конфигурации ничего про спидгрейд нет. Но может быть в самой плис. Скажем, определенные настройки pll или трансиверов могут быть запрещены, что будет проявляться в том, что они в запрещенной конфигурации не глючат, а вообще никак не работают. Если такое специфическое место можно найти, это позволило бы точно детектировать спидгрейды исправных микросхем (кроме тех случаев, когда чип отбраковывается с конвейера еще до прошивки этих фузов и, следовательно, не соответствует ни одному спидгрейду вообще).
6 minutes ago, makc said:До 18А работало, а потом источник не выдерживал.
Тут отдельный вопрос, как микросхеме в панельке достойное охлаждение обеспечить. Плюс, ток через каждую ножку будет ограничиваться возможностями панельки, если мы не хотим ее поплавить. И явно окажется ниже, чем у впаянного чипа.
2 hours ago, makc said:По запросу достаточно быстро присылают чертежи и описание.
Можете поделиться описанием и чертежом на такие сокеты под артикс? Там внутри просто пружинный контакт, который под нажимом чипа пружинит как о шар, так и о плату? Получается ли на этих панельках тестировать чипы без шаров (с очищенными площадками)?
2 hours ago, makc said:пробовали делать покрытие ENIG, но с ним работает не очень хорошо и иногда нет контакта при установки микросхемы в контактное устройство. С HASL получается намного лучше
Неожиданно!
-
46 minutes ago, makc said:
забивает массивом типовых ячеек из LUT+FF большую часть кристалла и гоняет по этой цепочке данные
Такую прошивку делаете обычным способом, генерацией логических цепочек в HDL? Требуется ли ручное участие или доп флурплан, чтобы такое нормально разводилось? М.б. есть что-то почитать на эту тему (в том числе, как грамотно забить весь кристалл и не потонуть на P&R)?
-
37 minutes ago, BSACPLD said:
Fudan - 15 шт. из 110 шт. имеют проблемы с некорректной загрузкой прошивки - верификация не проходит. 13 шт. при минусовой температуре -10...-20 градусов, 2 шт. при 15 градусах.
Т.е. такое качество у обычного, не поддельного Фудана? Или это был контрафакт? (китайский контрафакт китайского контрафакта, нда...)
34 minutes ago, makc said:При условных НУ и комнатной температуре -1 вполне может разогнаться до -2, но вот при повышении температуры всё потом может выйти из-под контроля.
Я когда-то давно провел одиночный эксперимент с Кинтексом - запаял в плату с PCIe gen2 x8 (для этого должен был быть чип -2) чип-единичку. И линк на PCIe вообще не поднимался, никак. Варианты прошивок на gen2 x4 и gen1 x8 работали нормально. Заменил чип на -2 и gen2 x8 заработал.
Был удивлен, особого значения не придал, задачи отличать спидгрейды тогда не было. Но подумал что внутри могут быть какие-то спид фузы, наглухо запрещающие работу определенных конфигураций.
2 hours ago, makc said:Мы для себя выбрали функциональные тесты, благо панели для BGA стоят не очень дорого - около 35 т.р. на Али (порядка 250 баксов + доставка + накладные).
Впаиваемые в отверстия панельки типа Yamaichi не рассматривали?
-
13 minutes ago, makc said:
В самом печальном варианте КЗ по питанию. Более интересные варианты - горелые гигабитные трансиверы, неработающие входы тактовых сигналов.
Хм, это было больше похоже на б/ушные чипы (что не так страшно), а не на бракованные новые (что гораздо страшнее)?
Неработающие тактовые входы были также у MGT? Или обычные MRCC/SRCC попадались нерабочими?
Перемаркировка пластикового wirebond корпуса на подозрительном чипе
в Работаем с ПЛИС, области применения, выбор
Опубликовано · Пожаловаться
Да, согласен, что дело в б/у.
Но все-таки хотелось бы знать спидгрейд, который на поддельной маркировке не указан (а был бы указан - не было бы особого резона ему верить). А в оригинальной - в той или иной форме присутствовал.