Перейти к содержанию
Поиск
    

Dantist2k17

Участник
 Профиль  Обзор контента

  • Постов

    70

  • Зарегистрирован

  • Посещение

 Тип контента 

Темы, опубликованные Dantist2k17

  1.  

    RTL designer (Зеленоград)

    От Dantist2k17, в Предлагаю работу

    • 1 ответ
    • 574 просмотра
  2.  

    Несколько вопросов по МКИО (MIL-STD-1553)

    От Dantist2k17, в Форумы по интерфейсам

    • 4 ответа
    • 6 905 просмотров
  3.  

    Предупреждение по Density для Region InstGroup в floorplan

    От Dantist2k17, в Разработка цифровых, аналоговых, аналого-цифровых ИС

    • 5 ответов
    • 1 079 просмотров
  4.  

    Source Insetion Delay портит timing

    От Dantist2k17, в Разработка цифровых, аналоговых, аналого-цифровых ИС

    • 10 ответов
    • 1 865 просмотров
  5.  

    Placement Rectilinear Blocks

    От Dantist2k17, в Разработка цифровых, аналоговых, аналого-цифровых ИС

    • 7 ответов
    • 944 просмотра
  6.  

    Library domain Innovus

    От Dantist2k17, в Разработка цифровых, аналоговых, аналого-цифровых ИС

    • 8 ответов
    • 1 150 просмотров
  7.  

    STA clock gating

    От Dantist2k17, в Разработка цифровых, аналоговых, аналого-цифровых ИС

    • 6 ответов
    • 1 143 просмотра
  8.  

    Выбор максимального значения из заданных параметров

    От Dantist2k17, в Языки проектирования на ПЛИС (FPGA)

    • 10 ответов
    • 840 просмотров
  9.  

    .lib для Yosys

    От Dantist2k17, в Разработка цифровых, аналоговых, аналого-цифровых ИС

    • 5 ответов
    • 878 просмотров
  10.  

    Как задать ограничение на использование инверсного выхода триггера при логическом синтезе

    От Dantist2k17, в Разработка цифровых, аналоговых, аналого-цифровых ИС

    • 3 ответа
    • 759 просмотров
  11.  

    Покритикуйте FIFO 1 2

    От Dantist2k17, в Языки проектирования на ПЛИС (FPGA)

    • 16 ответов
    • 2 507 просмотров
  12.  

    Encounter: Передача результата команды get_cells в переменную

    От Dantist2k17, в Разработка цифровых, аналоговых, аналого-цифровых ИС

    • 4 ответа
    • 763 просмотра
  13.  

    Результаты синтеза не соответствуют ожиданиям 1 2

    От Dantist2k17, в Языки проектирования на ПЛИС (FPGA)

    • 21 ответ
    • 2 199 просмотров
  14.  

    pipeline_design Design Compiler

    От Dantist2k17, в Разработка цифровых, аналоговых, аналого-цифровых ИС

    • 13 ответов
    • 1 228 просмотров
  15.  

    PRBS в процедуре BIST GTP-transceiver (TLK2711-SP)

    От Dantist2k17, в Fast Ethernet/Gigabit Ethernet/FibreChannel

    • 8 ответов
    • 1 018 просмотров
  16.  

    interface в SystemVerilog

    От Dantist2k17, в Языки проектирования на ПЛИС (FPGA)

    • 3 ответа
    • 1 678 просмотров
×
×
  • Создать...