Jump to content

    

nice_vladi

Свой
  • Content Count

    303
  • Joined

  • Last visited

Community Reputation

0 Обычный

1 Follower

About nice_vladi

  • Rank
    Местный

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Recent Profile Visitors

3576 profile views
  1. Могу посоветовать попробовать поворошить их вики. Большую часть проектов вместе с кодами они утащили туда. Также можно попробовать написать в саппорт. Как-то раз обращался в Intel-FPGA, ответили в течении двух дней и даже сразу к письму архив прикрепили (там какой-то design example по трансиверам был, точно не помню).
  2. Они туда бесплатную квесту прикрутили? С чего такая щедрость? Или это всё тот же тормознутый модельсим, просто ребрендинг? ЗЫ. Обещают, что бесплатная квеста будет иметь примерно 40% производительности от платной. Которая, в свою очередь, медленее (непонятно, на сколько), чем настоящая, взрослая квеста от Сименс. Интересно, это всё-таки будет производительнее, чем модельсим, или нет? https://www.intel.com/content/www/us/en/software/programmable/quartus-prime/questa-edition.html
  3. Все профессии нужны, все профессии важны. Будете классным специалистом - даже за откачивание выгребных ям будут достойно платить. ИМХО, конечно
  4. У vsim есть ключик -G для переопределения всех параметров с таким именем в исходника, либо ключик -g, который перреопределяет параметр с таким именем в модуле верхнего уровня
  5. Прочитал тему, тоже очень хочу посмотреть на этот проект. С удовольствием приму экземпляр в лс.
  6. Цена вполне гуманна для готовой платы с СнК на борту. Вы в любом случае будете привязаны к железу. К stm32, к разъемам HDMI/VGA, производителю ПЛИС и т.д.... Можно попробовать отвзятаться от железа и производителя в каких-то пределах, но это точно не про ПЛИС. Везде и всегда вы обязаны будете пользоваться софтом производителя для компиляции, прошивки и отладки. Разве что для симуляции есть open-source решения, да и то, они пока оставляют желать лучшего. При использовании СнК у вас есть ПЛИС на которой вы вольны творить всё, что угодно, в т.ч. процессор и есть настоящий процессор, который может взять на себя роль всех остальных устройств на вашей картинке. Ну, либо берет кучу stm32 и упражняетесь. Результат не гарантируется) Тем более, если вы хотите +- скоростные интерфейсы между всеми устройствами системы. ЗЫ. В таких темах регулярно появлялся @iosifkи доступно разъяснял разницу между нацеленностью на результат и нацеленностью на процесс.
  7. Всё украдено до нас: https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=167&No=1046
  8. Вообще, т.н. hardware in the loop имеет место быть. Например: https://inspirehep.net/files/06c877a9ec568472aac84923dd0056a3 Правда затраты времени на организацию всего этого и написания тестов... Разве что для проектов с очень длительным сроком жизни. Что бы время, потраченное на организацию тестов и стенда равномерно размазалось на много лет
  9. Мне кажется RTFM: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/cfg/cfg_cf51001.pdf https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/cfg/cfg_ch11_vol2.pdf Ну и с осциллом смотреть, что там на конфигурационных ногах творится. Тем более, они у вас заведены на резисторы - можно удобно ткнуться щупами. Или даже распаять проводки и на многоканальном осцилле смотреть прям как в мануале - параллельно) Ну и JTAG тоже посмотреть, форму импульсов особенно.
  10. UPD: Есть обновление. Итак: 1. В настройках IP core снял чекпоинт SGMII PHY mode. Т.е. физика включается в режиме MAC. После этого IP core начало корректно показывать status_vector. 2. Процессор начал правильно определять скорость, состояние линка. Но при включении линукса с отключенным кабелем всё равно надо перезагружать интерфейс. Однако, при перепрошивке всё работает нормально. В общем, всё заработало почти так, как требуется.
  11. Всем здравствуйте, Поднимаем ZynqMP. Плата ZCU102 rev 1.1. Нужно подключить один из трансиверов SFP коробки к процессору через EMIO. С этим особых проблем не возникло, использовали мануалы от Xilinx. Поднялся трансивер, поднялся интерфейс в процессоре. Есть следующие ограничения: 1. Интерфейс работает только в режиме 1G, поэтому процессору нужно каждый раз это указывать. Команда из мануала от Xilinx: ethtool -s eth0 speed 1000 duplex full autoneg off Т.о. автосогласование не работает. В том числе после переподключения кабеля, нужно заново пинать процессор делая вкл/выкл автосогласование. 2. Следует из (1) при перепрошивке ПЛИС нужно опять пинать процессор. Всё это очень неудобно для разработки. Может быть, кто-то сталкивался и знает, как научить linux понимать автосогласование через EMIO? Что сделано: IP ядро PCS/PMA 1G/2.5G в режиме SGMII, Autonegotiation включено. Режим физики SGMII PHY mode. На процессор заведены MDIO и an_interrupt. status_vector IP ядра почему-то всегда показывает скорость 00 (10 Мб), вне зависимости от состояния подключенного линка. an_interrupt поднят в 1, процессор, почему-то, его не сбрасывает. Это то, что увидел chipscope. Процессор видит физику по MDIO и может читать/писать регистры IP core. ЗЫ. Добавленные патчи: 0001-net-xilinx_phy-Add-flag-to-reset-after-clock-enable.patch 0002-net-macb-Handle-phy-reset-for-PCS-PMA-IP.patch
  12. Неплохая статья https://medium.com/analytics-vidhya/discrete-time-design-using-python-filter-design-analysis-tool-e8dd432e490e
  13. Всем здравствуйте, Дошли руки причесать и выложить в репозиторий. Возможно кому-то будет полезным. https://pypi.org/project/vloginit/
  14. Мне нравится Sublime Merge. Использую вместе с редактором Sublime Text. У них друг в друга интеграция есть - оч удобно