Jump to content

    

yes

Свой
  • Content Count

    2478
  • Joined

  • Last visited

Community Reputation

0 Обычный

About yes

  • Rank
    Гуру

Recent Profile Visitors

9851 profile views
  1. мне это интересно для удовлетворения любопытства, задачи связенные с моей проф. деятельностью нс не решить, по крайней мере, пока применения им не видно почему заинтересовал латтис - во первых, очень маленькие ресурсы для вычислительного ядра, во вторых больше шансов, что это работает в реальности. ну и вообще - железо/IP кажутся проще, чем аналоги но, очевидно, что я не в теме и любопытствую с нуля - то есть мне казалось, что это реализуется на всяческих CUDA или подобных ускорителях, требует памяти вычислительной мощности и т.д. поэтому удивило. для меня более интересно детектирование, а не распознавание лиц - можно для DIY применить. --------- понятно, что это нужно на модели в матлабе или в том же питоне (тензорфлоу ?) смотреть. но хотелось бы вначале посмотреть на результат, а потом разбираться. и предполагаю, что там не все просто - то есть основная идея, насколько я понял - применяя линейные и нелинейные преобразования, сжать массив до одной цифры, но наверняка полно частностей и нс с разными слоями обладают разными характеристиками - то есть разобраться с этим в свободный вечер вряд ли получится. но какие-то базовые "гайды" особенно если понятно и хорошо написаные, если порекомендуете, посмотрел бы...
  2. хотелось поговорить об этом :) если это скорее общение, чем FPGA - прошу перенести что интересно, что ориентировано это для дешевых, маленьких плис (типа ICE40UltraPlus) http://files.latticesemi.com/finalVids/Dirk_ObjectCounting.mp4 это видео для демонстрации. https://www.latticesemi.com/sensAI это собственно оно. -------------------------- то есть я так понимаю, что предназначено для построения дешевых "интеллектуальных" датчиков: для обнаружения лиц, людей, распознавания отдельных слов и т.д. дальше мои вопросы и как я это понял - прошу проверить, кто в теме то есть вначале сеть тренируется в каком-то стандартном "фреймворке" типа Caffe или Tenzorflow (наверно структура сети, количество и типы слоев, и типы/разрядности данных сильно ограничены из-за микроскопических ресурсов ПЛИС ?) на всяческих CUDA-х и т.п. без ограничения выч. мощности. я сам не имею в этом опыта - пишу то, что прочитал. после этого коэффициенты выгружаются в некий латтисовский free компилер ( http://www.latticesemi.com/Products/DesignSoftwareAndIP/AIML/NeuralNetworkCompiler который взаимодействует с прошитой платой - поддерживаются пока две демо платы, одна на ECP5, другая на ICE40 (?), то есть вопросов с обнаружением нету, наверно предполагается, что пользователь будет делать свои платы совместимыми. эти данные (наборы коэффициентов и т.п.) загружаются во внешнюю память SPI (?), наверно этот интерфейс должен быть через JTAG в ПЛИС (?) хотя в ICE40 JTAG нету - там как-то иначе (?) прошивка для ПЛИС собирается в туле (даймонд/радиант) с применением некого IP (сколько оно стоит? есть ли какие-то бесплатные или ограниченные версии?) наверно это IP конфигурится в соответствии со структурой сети, для ECP5 побогаче, для ICE40 скромнее. ну и можно добавлять какие-то свои части (в ICE40 сомневаюсь) --------------------------- я так понимаю, что это чем-то похоже на упоминавшийся на форуме kendryte k210 (его KPU) главный вопрос - кто-нибудь применял это или хотя бы трогал руками? насколько это применимо, например, насколько хорошо распознает, то есть находит на картинке, те же лица (любимый, по-моему, пример этих бюджетных AI)? вроде бы этот машин-лёнинг в последнее время немеряно продвинулся - хотелось бы иметь представление о нем...
  3. R4000 в какую ПЛИС лезет? только в перспективные или и в существующие? удивило, что они выпустили чипы (причем несколько вариантов) в достаточном количестве, чтобы у дигикея на стоке были в наличии, а не на рекламу и публикации потратили деньги инвесторов :)
  4. если уж офтопить: то из эмбедерского железа с аппаратными потоками можно столкнуться в XMOS-овских процах https://www.xmos.com/products/general/silicon#xCORE-XS1 я пытался на такой некую замену ПЛИС сделать, но не получилось
  5. если быть точным, то первый вариант (SPARC) как раз таки очередной, то есть in-order. и конвеер там один, в нем перемешаны инструкции из разных потоков. собственно эта была их "хитрая идея" и результат, как мне кажется, оказался не очень... в сопоставлении с труЪ оут-оф-ордер
  6. так что это? если в двух словах возможно - объясните я не готов читать спецификацию RISC-V, а википедия говорит The privileged instruction set specification explicitly defines hardware threads, or harts. Multiple hardware threads are a common practice in more-capable computers. When one thread is stalled, waiting for memory, others can often proceed. Hardware threads can help make better use of the large number of registers and execution units in fast out-of-order CPUs. Finally, hardware threads can be a simple, powerful way to handle interrupts: No saving or restoring of registers is required, simply executing a different hardware thread. However, the only hardware thread required in a RISC-V computer is thread zero. по моему, это очень соответствует тому как сделано в SPARC-е и возможно, что и интеловское HT подходит под такое описание
  7. доки убогие, по моему. описание идеи для "манагеров" с сайта, что они делают универсальную ячейку, которая либо трассировка либо LE (я так понял). кажется сомнительным, ну и вступать с ними в переписку, чтобы получить тул - лень. поэтому интересно, если кто попробует, узнать результаты
  8. это два вариантк аппаратной поддержки потоков, которые используются в популярных архитектурах. хотелось бы узнать, как это сделано в Risc-V. и если автор темы работает над переводом доки, то как он это объяснит там
  9. это потому что рынок мал. если бы веб дизайнеров было бы столько же мало, то и про удаленное рисование веб-страниц мало бы кто слышал. а по теме - в объявлении перечислены инструменты, а задача или направление/ниша какие?
  10. Лежат на дигикее (in stock) по описанию похоже на Латтисовские ICExx EPM5 - и по цене близко, может даже дешевле. пока есть только младшие (покрывают ICE), но в планах выпустить большие - до 200К LE. если будет пропорциональный рост стоимости, то может быть весьма интересно... https://www.efinixinc.com/products-trion.html
  11. вот творческий перевод, кому на реддите тяжело читать https://habr.com/ru/post/428714/ забавно, по-моему. особенно механизм обнаружения правильного ответа.
  12. https://en.wikipedia.org/wiki/UltraSPARC_T1 он же OpenSPARC - то есть можно поковырять внутренности, но мне показался тяжелым Verilog, то есть либо писали "кодеры-макаки" под руководством архитекторов (а архитектурного описания в открытом коде не было), то ли вообще каким-то автоматическим тулом сгенерен, из более высокоуровневого вот кстати статью нашел - то как в спарке и еще раньше было https://en.wikipedia.org/wiki/Barrel_processor то как в интеле https://en.wikipedia.org/wiki/Simultaneous_multithreading
  13. мне казалось, что у интела это разделено на уровне приложений / ОС. то есть как-бы "виртуальный процессор". в солярисе такого не видел - там внутри приложения, ну и там не удвоение, а увосьмирение, по-моему. но спорить не буду, с таким софтом мало знаком. а привязано ли это к железу и почему интел ограничился только двумя "тредами" - самому интересно
  14. Xilinx по потреблению лучше, по-моему. сравнивая kintex-7 и cyclone-V наблюдал раза в полтора выигрыш. но проекты не 100% совпадали - моя оценка
  15. еще про ARM - THUMB расскажите, как оно в ARM7 кудряво было оформлено :) upd: то есть призываю не путать софтверную модель с хардверной, о которой, по-моему, речь. upd2: подозреваю, что описанная процедура 1)-6) необходима для реализации защиты - то есть переключения из ISR в режим USER (за SYS не уверен в необходимости) и вызова задачки пользователя в РТОСе