Jump to content

    

yes

Свой
  • Content Count

    2561
  • Joined

  • Last visited

Community Reputation

0 Обычный

About yes

  • Rank
    Гуру

Recent Profile Visitors

10190 profile views
  1. вопрос, наверно, к StewartLittle В документации на корку написано: Users may download and generate the PCI Express IP core for ECP5 and ECP5-5G and fully evaluate the core through functional simulation and implementation (synthesis, map, place and route) without an IP license. -------- но я потыкался по сайту, по даймонду и нигде не нашел этой самой eval IP... как это нужно делать? если оно реально "may download"
  2. ---------- upd: зря я на Латтис наехал - нужно было все-таки перепрошить ispCLOCK5406D - причем не самому ковырять, а в demonstration лежит проект он же и прошивка (jed) для клока. все запустилось (ну по крайней мере винда увидела и демо софт заработал) PCIE gen1 c LFE5UM без G
  3. а удалось таки запустить? дошли у меня руки до этой платы и так сразу не завелось: во первых все экзамплы собраны для ECP5-5G, а на плате напаяна LFE5UM без G пересобрать под LFE5UM можно, но сомневаюсь в результатах - все-таки PCIE2 ядро там от ЕCP5-5G и PCIE gen 2 вроде как на LFE5UM работать не будет то есть образ собирается, трансиверы и окружающая логика не выбрасываются - присутствуют в "device view", каких-либо замечаний, кроме того, что эвалюэйшин версия с огранияением по времени я в логе не увидел ------------------- в ПК плата не видна - ставил на слот gen2 и gen1 при этом тактовая микросхема ispCLOCK5406D не выставляет LOCK - светодиод не горит, зато из ПЛИСины (pcie корки) PLL locked to PCI Express 100 MHz clock. - горит. ------------------- вопросы : вообще эта плата может работать как PCIE endpoint (то есть удавалось ее кому-нибудь воткнуть в ПК)? если стоит LFE5UM без G плата может работать как PCIE endpoint? если нужна eval pcie корка для LFE5UM без G, где ее взять? в документации написано, что эвейлабле, но как ??? -------------------- может нужно какое-то программирование ispCLOCK5406D - вроде бы, когда я UG смотрел раньше (очень бегло - плата покупалось из-за лицензии на LFE5UM, не было времени на саму плату) - там было про программирование (ispCLOCK5406D и к JTAG подключена) но в новых доках нет и каких-то файлов интуитивно понятных, что для нее - не увидел вообще как и каким софтом она прошивается?
  4. рекомендация - купите платку с такой ПЛИС, по-моему раньше были какие-то breakout/stick платки для спартанов6 по смешным ценам - дешевле чем сама ПЛИС и проверьте на ней свой инструментарий (тот же жтаг), что он работает. если есть осциллограф - то можно будет сравнить.
  5. я тоже не "надежник". но испытываю сильное сомнение к расчетам надежников - видел такие расчеты, где надежность ПЛИС вычислялась по отношению потребляемого тока к максимальному в спецификации, причем это не хухры-мухры, а пилотируемый космос. то есть интересно, если кто-то в ГОСТах по ПЛИС разбирается, то краткому ликбезу я был бы рад...
  6. про теорию "вообще" не могу сказать. но в случае ПЛИС мажоритарный элемент это комбинаторная логика, которая не подвержена эффекту SEU (там нету состояния, которое может измениться)
  7. https://www.mentor.com/products/fpga/synthesis/precision-hi-rel ну а про FIT - думайте что хотите https://www.microsemi.com/document-portal/doc_download/135837-wp0203-single-event-effects-a-comparison-of-configuration-upsets-and-data-upsets вот букварь
  8. и холодильник может со сбоями работать. но чтобы анализировать их нужен какой-то механизм (модель, описание и т.п.). даже чтобы измерить должен быть какой-то параметр, который делать можно побольше/поменьше. а если питание плохое или какие-то электромагнитные импульсы - наверно, это кто-то исследовал, но мне не попадалось документов. ну и прочитайте где-нибудь пример наработки на отказ (для той же радиации). естесвенно FIT может быть на ПЛИС или на майнинговую ферму с 100500 ПЛИС, но производители ПЛИС дают на элемент - по-крайней мере я такое видел, ну и то что получаются "тысячи и десятки тысяч лет" то наверно должен возникнуть вопрос, а почему так?
  9. что-то у меня с симплифаевским не пошло - выбрасывал их P&R. ну и это только для Актелов насколько я помню - в остальных нет механизма сказать P&R что это не глюк синтеза, а "так задумано"
  10. зря в троировании сомневаетесь - симплифай в троирование не умеет, а вот пресижин - пожалуйста (по крайней мере раньше умел) для космического ксайлинса была такая утилитка tmrtool (сам видел :) - в нее дизайн засовываешь с одним триггером, а на выходе с тремя ну и у того же актела есть ПЛИСы с аппаратным троированием - обычно триггеров и клока (тактовых деревьев). ну и тот же пресижен умел разные троирования - с тремя клоками, с одним, локально и т.д.
  11. у актела есть и флашевые ПЛИС для ответственных применений. в другой теме посоветовал - поройтесь у них в reliability papers-ах в альтерах вроде как есть часть технологий для улучшения надежности - типа той же рантайм проверке не забывайте, что в ПЛИС очень большой избыток кремния: 60-90% не используется (то есть это интерконнект, который в загруженной конфигурации не используется) - если в нем сбой, то плевать
  12. ну вопервых FIT-ы длаются на элемент - триггер, бит памяти и т.д. - то есть нужно умножить на количество этих триггеров в ПЛИС и время уменьшиться до часов во вторых сильно зависит от условий - на уровне моря в Нью-Йорке это один уровень сбоев, а в самолете на 10К высоты сильно другой советую посмотреть у Микрочипа (бывший Актел) они свои ПЛИС как раз позиционируют как надежные, поэтому и популярные объяснения - что и как меряют приводят и фактические данные по результатам измерений. еще любят говнять конкурентов (ну то есть: "ПЛИС вендора 1 глючит в 100000 раз чаще, а вендора 2 в 200000 чаще чем наша" - иногда явно пишут ксайлинс/альтера иногда можно догадаться) upd: про уровень моря - не заметил, но если нет радиации, то с чего же сбоям быть? кривой дизайн производитель не анализирует... ну и на уровне моря она есть тоже
  13. а если тест прогнать - линейное чтение-запись из памяти - тогда можно будет понять DDR таки тормозит. а эффективность кэша от страниц MMU может легко зависеть. если предположить, что требования кэш вей == пэйдж сайз в армах нет (в спарках например есть и вобщем-то понятно зачем, в КОРТЕКСах насколько я понимаю реальные адреса в тагах и это не обязательно, но детали не смотрел), то дальше нужно смотреть, та же политика замещения TLB, например - сложно это все сразу раскапать, по-моему да и самое простое - LRU может гадить, то есть какая-то неэффективность из-за взаиморасположения буферов ------------- то есть я бы убедился, что DDR _точно_ одинаково работает, а потом бы уже с кэшем разбирался...
  14. stm32f407+lwip+freertos+ping

    на всякий случай: в CUBE должно быть middleware, где сидит lwip. также очень полезны примеры - которые лежат в директории вместе с кубом - там тоже что-то типа middleware ну или просто поискать по именам директорий я давно с этим сталкивался - куб не собирал тогда "ис коропки" lwip с RTOS-ом там что-то в инициализации отсутствовало и нужно было разбираться и руками писать а однозодачные примеры (по-моему, включая ping) в экзамплах были и работали плюс в отличие от трУ lwip-а, в том, что к железу уже все будет привязано. то есть я бы для экономии времени начал бы с куба, а не с lwip-а
  15. криптосообщение в криптотеме :) слова поотдельности мне понятны, а вот уже на уровне предложения не понимаю, а всё сообщение уже совсем :) разве использовали zynq для майнинга? вроде как для майнинга кремний оптимизирован должен быть очень сильно - а в цинке и проц непонятно зачем, да и время ПЛИС для майнинга минуло так давно, что должны были уже все распродать... но более интригует вопрос - что должен сделать отецчественный производитель? ну имеется в виду в идеальном мире, а не в нашей реальности с её недостатками (пиндосы гадят, Китай не сдюжил и т.д.)