Jump to content
    

Yuri124

Участник
  • Posts

    707
  • Joined

  • Last visited

Reputation

0 Обычный

About Yuri124

  • Rank
    Знающий
    Знающий

Recent Profile Visitors

1,260 profile views
  1. квартус часто ругается не на ту строку и не на ту ошибку, просто ему кажется совсем другое, не то, что задумал разработчик. Как Вам уже выше написали - очень вероятно, что код в верхнем модуле после always и до endmodule (строки с неблокирующим присваиванием) должны входить в один блок - т.е. отсутствует begin / end в начале и конце этого блока: как-то так always @ ( posedge CLK ) begin REG_SIN1 <= REG_SIN; if ( REG_SIN1 > REG_SIN ) COMP <= 1'b1; else COMP <= 0; if ( REG_SIN > REG_SIN1 ) COMP1 <= 1'b1; else COMP1 <= 0; if ( OUT ) EN_ZAP <= 1'd1; if ( EN_ZAP ) EN_ZAP1 <= 1'd1; if ( EN_ZAP1 ) EN_ZAP <= 0; end
  2. В корпусах BGA снизу, под кристаллом находится подложка-плата, развести можно различными вариантами. Где у корпусов ноги по периметру - идет бондинг проводками напрямую от пада на кристалле к наружному выводу. Думаю, в последнем случае возможности разварки кристалла в корпус сильно ограничены (если вообще практически не единственный вариант).
  3. Не может такого быть из-за источников питания? Скажем - какой-то уже не в состоянии выдать требуемый ток без просадки напряжения (например - повышенное потребление тока чип может затребовать из-за подачи напряжения не в требующейся ему очередности. Зачастую особых проблем это не доставляет, если источники питания достаточно мощные). Есть возможность попробовать 1. задержать старт конфигурирования 2. уменьшить скорость загрузки ?
  4. Да, разводка - именно диффпары. Наличие слоев внутри - посмотреть плату на просвет. Соглашусь с вышеозвученным по поводу - что эти разъемы не для мегагерцев, т.е. в продажу на них делать не то, чтобы нежелательно, а - недопустимо. Для мегагерцев используются имхо спец. мезонинные разъемы, куда (в документации на плату так и пишется) заводятся скоростные интерфейсы. Но для попробовать - почему бы и нет.
  5. Интересно бы посмотреть как там земля разведена , и как разводка сигнальных проводников от разъема до FPGA , а также длина их. У меня при подключении к подобному разъему работало на частоте 90-100МГц, но сигнал был не дифференциальный, а обычный LVTTL, подключалось витыми парами (земля/сигнал) длиной по сантиметров 15, ну и кит с FPGA разведен был ужасно с точки зрения передачи скоростных сигналов, подобрал куда припаять земляные провода этих пар - и заработало. Я бы предположил, что пару сотен мегагерц при норм. разводке на обеих платах может и передать. А попробовать 1 бит - можно?
  6. У меня было подобное, только с альтеровской Cyclone V. В описании корки было заявлено, что это семейство поддерживается. По факту оказалось - тайминги в корке ОК только при очень малом объеме памяти, подключенном к ней. Как только блок памяти увеличивался до необходимого - появлялись слаки на путях к нему. Если проект компилировался для более скоростной FPGA (Arria V) - то слаки исчезали. Посмотрите, в каком месте проблема, попробуйте уменьшить объем памяти.
  7. Вот это да! А в документации на эти микросхемы - в GW1N series of FPGA Products Package & Pinout User Guide - View of EQ144 Pins Distribution - в таблице VSS 2, 17, 33, 35, 53, 74, 89, 105,107, и никаких 145-х ... Ну что же, китайские товарищи молодцы, так запутать.
  8. на той странице есть схема этого кита и User Manual. По схеме - этот E-pad FPGA никуда не подключен (при этом - E-pad-ы микросхем ethernet обозначены и подключены к GND). В User Manual в таблице Table 3-2 FPGA Power Pinout выводов FPGA перечислены пины, подключенные к GND. E-pad-а среди них нет...
  9. Нередко бывает, что изготовитель кита выкладывает полную докуменацию на него . В т.ч. и файлы проекта печатной платы. Если эта документация недоступна - то уже решать разработчику, стоит ли потрошить кит.
  10. У Gowin есть документ GW2A/GW2AR series of FPGA Products Schematic Manual, что, вероятно, намекает на общность многих параметров этих серий микросхем, в частности - (надеюсь) и корпусов. В документе GW2AR series of FPGA Products Package & Pinout User Guide по пинам GND (VSS) есть такая информация: количество выводов VSS в корпусах LQ144 и EQ144 одинаково - по 6 шт. В списке этих выводов - только те, которые по периметру, E-пада нет. На картинках распиновки этот Е-пад, расположенный под брюхом, никак не обозначен. По моему мнению, отсутствие другой информации о нем говорит, что он ни к чему не подключен (но я бы лично постарался дополнительно убедиться в этом прозвонкой). Или/и запросить производителя. В документе Product/Process Change Notice(PCN)GW2A-LV18LQ144C8/I7,GW2AR-LV18LQ144C8/I7 по поводу замены корпусов в новых изделиях: и ни слова про подключение куда-либо этого пина... С теми микросхемами, с которыми сталкивался, если об этом ничего не говорилось в документации, то и не требовалось его к-л подключать. Еще возможный вариант проверки - посмотреть как разведена плала в ките с этой микросхемой.
  11. Всегда в первую очередь ищу про это в даташите. Если подключено к к-л сигналу (часто - к GND) - понимаю так, что для лучшего питания (вместо или совместно с ногами из корпуса) и для теплоотвода (тут смотрю и тепловыделение микросхемы, а также информацию об этом в даташите). Если никуда не подключено, и микросхема много тепла в принципе не выделяет (например, микросхемы FLASH памяти в корпусах с таким пятном под брюхом) - то , видимо, для лучшего крепления к плате и для того, чтобы конструктору платы усложнить жизнь (шучу, но у меня именно так - приходится страдать, разводя мелкую плату и стараясь соблюсти более "толстые" технологические нормы). Из практики - с падом под брюхом легче паять вручную феном - микросхема самовыравнивается, паяется чуть ли не вслепую).
  12. а я вначале подумал про полосу аналогового сигнала, т.е. частота отсчетов в 2 раза выше (как минимум)...
  13. Наоборот - при разводке будут задействованы обычные ресурсы разводки , что может привести... Ну и - как я понимаю, это - просто предупреждение, на тот случай, если проектировщик случайно прозевал этот момент. Т.е. кмк развести этот узел синтезатор должен бы был.
  14. Вы же пишете сами: Я так понимаю, что , подобно Квартусу, компилятор пытается уложиться в заданную времянку (файл sdc), не получилось - пишет слаки и выдает рассчитанную макс. частоту. Или у синтезатора для Gowin максимальная частота 85 МГц - это что-то другое? Или затык по частоте в других блоках, а не в этом куске?
  15. Вы реально сбираетесь 140-мегагерцовый проект располагать в микросхеме, для которой синтезатор допускает (надежную) работу только на 85 МГц-ах?! Вы не задумывались о том, что, хотя иголки и пропали, такой переход все же чреват...
×
×
  • Create New...