Jump to content

    

Yuri124

Участник
  • Content Count

    461
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Yuri124

  • Rank
    Местный

Recent Profile Visitors

861 profile views
  1. Считал, что успешная компиляция - когда и времянка в норме. Когда-то нашел на сайте тогда еще Альтеры несоответствие между их таблицей подбора по параметрам и данными из даташита. Задал вопрос. Ответили - верьте Квартусу. Я это понимаю так, что если Квартус разводит сигналы на заданные ноги и на это не ругается - значит, всё в порядке. ЗЫ когда-то наступил на грабли - проект был на топовой микросхеме из отладочного кита, потом перекомпилировал на ту, что планировалась к использованию в устройстве - всё собралось. Но проект не заработал - не проходил сигнал клока, приходящий снаружи на определенные контакты ПЛИС. С другим клоком, заведенным на другие ноги, (место позволяло, решил подстраховаться) всё и компилировалось, и работало. Все же решил не бросать так, а "привести к общему знаменателю" - ведь на отладке клок заводился внутрь именно с таких же пинов. В конце концов заработало, тут Квартус оказался прав (что можно было туда подавать клок), хотя изначально что-то у него и глюкнуло...
  2. так он - разве не мегафункция? Ну или если именно его нельзя - разобраться, как он работает, чтобы понять - чего не хватает еще, кроме тех 144 бит. Выше - дельную мысль подбросили ИМХО.
  3. Думаю - это цифровые выходы, а товарищу, как понимаю, нужен аналоговый сигнал для управления внешним VCO. Теоретически - можно попробовать вывести наружуFPGA цифровое представление аналогового сигнала (например, ШИМ), но вряд ли это будет работоспособно при замкнутой петле ФАПЧ - т.к. время реакции, боюсь, будет огромное. Если есть желание погрузиться в теорию ФАПЧ -можно попробовать теоретически рассчитать устойчивость такой петли.
  4. а если сравнить, что делает альтеровский реконфигурационный контроллер? Или - тупо его добавить в проект, и делать реконфигурацию уже с его помощью?
  5. В документе https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/cyclone-iv/cyiv-52003.pdf упоминается Может Вам его применить?
  6. Вот вспомнил - BGA-484 паяли таким способом на проф. паяльной станции с нижним подогревом, запаивал чел с опытом работы на этой станции, сам не рискнул, да и станции такой нету у меня. Несколько штук - полет нормальный. Да и чел этот постоянно таким образом, без пасты, перепаивает чипы - проблем нет. Мелкие процессоры, типа WLCSP-64 и подобные паяю феном - платы очень мелкие, не поведет от локального разогрева, и процы копеечные, спалю - не жалко. Платы размером с полуформатную PCIe из материала FR-4 High Tg 170 1,5мм если феном греть только в центре (чтобы выровнялись конденсаторчики снизу, без чипа BGA), без нижнего подогрева - совершенно не изгибались. А чип FPGA потом запаивался на проф. станции.
  7. Наши поставщики плат настоятельно рекомендовали делать платы для BGA с покрытием иммерсионным золотом и из High Tg 170 стеклотекстолита. К сожалению, это золото, на мой взгляд, паяется не очень хорошо. Особенно - если шарики на микросхеме бессвинец. Поэтому - вначале облуживаем, снимаем лишний припой (для ровности посадочного места) к-л способом (оплетка или просто профлюсованный провод), потом посадочное место почистить от остатков флюса, далее - оно флюсуетя, и паяется БГА. Мелкие - обычным феном, крупные - паяльной станцией (тут и плата хороших денег стоит, а сама микра - тем более). Контроль качества пайки - визуально, "как микросхема равномерно просела".
  8. в принципе можно и без трафарета (т.е. без паяльной пасты) запаивать чипы BGA.
  9. При толщине платы до 1,6 мм ИМХО такой диаметр более чем достаточен для протекания припоя, даже в намного более тонкие отверстия припой за счет капиллярного эффекта хорошо затекает. Вероятнее - не было хорошо профлюсовано. И на центральный пад нужно было нанести флюса. Ну и при пайке хорошо прогревать, чтобы через это отверстие мог прогреться и центральный довольно теплоемкий пад.
  10. Может я что-то не так понял - из меню Квартуса запускается табличка со списком pin FPGA - где можно задать, какой сигналам проекта назначить соответствующие pin'ы. В соответствующих столбцах выбираете стандарт и опции (типа подключение внутреннего согласующего резистора). Если выбирается дифференциальный сигнал - автоматически появляются "line"_p и соответствующий ему дифференциальный "line_n". Потом эти все настройки Квартус автоматом сохраняет в проекте - поэтому нужно быть внимательным, т.к. сохраняется автоматически, нету кнопки "SAVE" или "CANCEL".
  11. Да, действительно. Пробовал собрать на том ките, что на CycloneV GT, схему - перекачивать по PCIe Gen2 x4 мелкие файлы (около десятка килобайт) во внутреннюю память ПЛИС и обратно. Частота шины для подключения к корке Альтеры 125 МГц. Если взять ядро PCIe от Альтеры со встроенным в него DMA - то тайминги выполнялись только при малых блоках внутренней памяти ПЛИС (4 кБ). Если делать больше, в районе 64 кБ - не хватало 10-15 МГц (по отчетам TimeQuest, в железе работало). Если же этот проект собрать на том ките с ArriaV - то собиралось слету, с запасом по частоте что-то около 10 МГц, насколько помню. При этом кит на CycloneV GT стоил 1200-1250, а на ArriaV - всего 800-850. Но только сами микросхемы ПЛИС стоили наоборот - 650 за именно эту CycloneV и 1200 за эту ArriaV.
  12. этот чип послабее будет, чем Arria V - и по ресурсам, и по частоте.
  13. Как-то видел неплохой кит на ArriaV с PCIe у Terasic - стоил что-то около 850 долларов (при цене самого чипа 1200 долл.), но поискал на Диджикее и у самого Терасика - нет уже...
  14. А как драйвер (программа в компьютере, работающая под управлением операционной системы) может узнать, что там с другой стороны шины PCIe? И зачем ей это нужно знать? Если тот драйвер, что Вы нашли, по функционалу Вас устраивает - ИМХО нужно разобраться, как он работает с железякой по ту сторону PCIe (т.е. как запускается обмен с использованием DMA железяки) и либо доработать эту железяку под требования драйвера, чтобы воспринимала команды/информацию от драйвера, либо бодаться с драйвером (изменять его или писать свой).
  15. Возможно, схема контроля напряжений питания - по документации не смотрели, какие питания обязательно должны быть поданы на кристалл?