Jump to content

    

Yuri124

Участник
  • Content Count

    428
  • Joined

  • Last visited

Community Reputation

0 Обычный

About Yuri124

  • Rank
    Местный

Recent Profile Visitors

743 profile views
  1. Если лишний раз произойдет считывание - будет проблема? Если нет - то после начала считывания игнорировать остальные ложные импульсы до окончания считывания. 3-я осц. почти как первая, если только после (нештатного) спада в ноль данные уже готовы и их можно забирать. Если же нужно, чтобы 1 стояла определенное время для готовности данных - сделать свой одновибратор, срабатывающий по фронту, длина импульса одновибратора = времени, необходимому для гарантированной готовности данных. После отработки одновибратора забирать данные. Можно сделать свой генератор, синхронизируемый сигналом от датчика, с такой постоянной времени, чтобы отфильтровывал помехи - ложные срабатывания.
  2. не проще ли создать свой модуль, который соединить с BAR шиной прямо в QSYS.
  3. ТОгда без ДМА никак. Изначально думалось, что данные - небольшой блок каких-либо параметров, необходимых для выполнения команды. У альтеры к киту на Cyclone V GT есть пример chaining DMA - там по DMA передаются мегабайты туда-сюда на пределе возможностей шины PCIe. Может быть его приспособить под Ваш чип, если к нему нет ничего готового...
  4. Смысла для этого прикручивать в FPGA блок DMA абсолютно не вижу, т.к. задержки даже могут увеличиться: придет команда забрать данные, потом по ДМА ПЛИС отправит запрос и получит ответ - всяко дольше, чем сразу в 4-х байтах (или их серии из нескольких подряд) получить всю нужную информацию. Если, конечно, эта нужная для выполнения команды информация объемом не сотни байт - килобайты.
  5. нет, тем более, что есть уже готовое. Если заблокировать JTAG, то невозможной становится отладка изделия через него, но у Вас же, как у разработчика, есть и исходники, и отладочный экземпляр. Главное - не забыть для апгрейда продумать путь - вставить в дизайн прибора блок, который по к-л сигналу извне разблокирует JTAG (чтобы залить новую прошивку, но при этом вычитка старой без ключа ничего не даст), либо - предусмотреть возможность апгрейда через к-л другой интерфейс. Но в принципе отключение JTAG скорее излишне, если у Вас не банковское/атомное/авиа-космическое применение с кучей вложенной интеллектуальной собственности. навскидку - скорее всего сможет. Но что это даст - если без ключа он не сможет даже склонировать (размножить ) изделие... ну, залили Вы зашифрованный файл и забыли выставить к-л галку - что это даст злоумышленнику, если файл зальется во флеш, и он сможет его даже вытащить из нее...
  6. Я думал, Вы хотите еще внешнюю какую-то память прикрутить. Руки так и не дошли до MAX10 в свое время - мало в ней ресурсов для нашего проекта оказалось. По идее - если внутри во флеше шифрованный файл, то можно его вычитать и посмотреть - шифрованный ли он в действительности. При заливке из флеша в конфигурационный RAM он должен дешифрироваться и оттуда уже обратно не вычитываться. Главное - чтобы не было возможности извлечь ключ. У V серии есть возможности заливать нешифрованный sof в ПЛИС даже при установленном ключе. Т.е. при этом ПЛИС прошивается без ошибок. Но это можно отключить, насколько помню - необратимо.
  7. А как оно может находиться в зашифрованном виде?! ПЛИС получает шифрованный поток, на лету его расшифровывает (блочный алгоритм шифрования позволяет это делать маленькими кусками файла) и размещает в конфигурационной своей памяти. Оттуда как вычитать - нужно доки смотреть, Альтера в свое время писала, что из V серии наружу достать нет возможности никакой. Ну и сам смысл шифрованного потока - если прошивка заливается из внешней памяти, и ее можно считать/перехватить - то смысл ее шифровать, если есть возможность вычитать ее обратно или нет возможности запретить это вычитывание.
  8. не думаю, что там есть что-то особенное. В Квартусе даете задание создать зашифрованную на заданном ключе прошивку, ключ (стираемый (пропадает после отключения питания) или нестираемый) заливаете в микросхему - тоже специально созданным файлом. Может оказаться, что при нестираемом ключе необходимо понизить частоту, на которой прошивка будет впитываться в микросхему. Для серии микросхем CycloneV/ArriaV/StratixV есть доки по шифрованному битстриму, только нужно очень внимательно читать (я, например, проглядел пункт о понижении частоты заливки со 100МГц до 10МГц) - пока не поправил в настройках, не получалось работать с нестираемым ключом, при этом в интерфейсе никаких подсказок не выскакивало.
  9. Можно оставить промежутки между контактными площадками без маски, если точность производства плат не позволяет туда всунуть маску.. Только желательно подправить (сделать поуже) эти КП, чтобы зазор был чуть больше. Мои контрактные паяльщики заявили, что такое паяют, без особых проблем. Я вручную такие чипы на таких платах (без маски между КП) запаивал, работают. Да и размер окна в шаблоне для пасты процентов на 10 меньше КП, так что паста при автоматической пайке не должна закоротить КП. Вот если вручную проводками паять к ногам микросхемы - то разница 0,4 и 0,5 мм сильно чувствуется, хотя не смертельно.
  10. С MAX10 не работал - но тут, судя по смыслу, если ставить off - это означает отказ от использования запретов (ограничений) - так что, ИМХО, страшного ничего не должно произойти. Но всё же советовал бы найти доку по особенностям применения шифрованного битстрима для именно этого семейства и тщательно его изучить. Т.к. может быть применен стираемый или нестираемый ключ, а также опции - когда отключается jtag и загрузить можно будет только шифрованную прошивку на однажды прошитом нестираемом ключе. Раньше, для других семейств, чтобы была возможность залочить таким образом чип, должен был присутствовать в папке с Квартусом специальный файл, разрешающий эту фичу, и по умолчанию этот файл отсутствовал, Альтера его высылала по запросу, еще раз предупредив в письме, что если что - поправить будет невозможно.
  11. если предположить, что для связи между чипами не ставить вх/вых буферных каскадов (а зачем в принципе они нужны внутри корпуса микросхемы?), то передача сигнала по проволочкам межсоединений не сильно повлияет на задержку сигнала. По моему разумению - основная задержка на межсоединениях при переходах через коммутирующие элементы с линии связи на другую линию связи.
  12. Из я понял так, что с 3 генераторов 3 частоты заводятся на 3 входа clk. Затем Вы выводите поделенную частоту (чтобы глазом было видно моргание светодиодов) на ноги, к которым можно подключать глобальные клоки - а там тишина, т.е. либо ноги не работают (т.е. ПЛИС неисправна), либо обрыв контактов где-то.
  13. 1. на всякий случай - проверить питания 2. попробовать определить тестером - есть ли контакт к пинам чипа - часто на пинах стоят защитные/паразитные диоды на землю и/или на питание, их наличие легко прозвонить. Можно сравнить с рабочими пинами этого же банка, например. 3. пропаять чип, с флюсом 4. заменить чип. Перед заменой, после снятия чипа с платы - прозвонить соединения к контактам шаров чипа.