AVR

Спасибо, надо подумать, я как то не подумал что это аналог, посчитал что это на BDF системы, но скорее всё таки я осмелюсь взяться за это rqrccqcc непосредственно.

Страна происхождения продукта???

Ох, спасибо огромное за данный пост (или репост?) с пояснениями, я уж думал одному мне кажется это rq/rc/cq/cc бессмысленным изменением. Узнал сейчас прямо что формат там не TLP, понимание сего факта меня избегало.

А как тогда пользоваться такими ПЛИС? Купили но не завести софт? Им не нужны лишние пользователи? Но такое быстрое появление ПЛИС такого высокого уровня - это непонятно, на базе чего они сделали рывок? Это прям так просто, что Миландр повторит их успех в два счета?

Пытаюсь освоить PCI-E на платформе Kintex UltraScale, и первое что меня удивило, это наличие двух портов: Completer и Requester. Есть пары: Requester Request (rq) + Requester Completion (rc), и Completer Request (cq) + Completer Completion (cc). Названия идеально подобраны для надежного запутывания Если я планирую использовать данный интерфейс как раньше, как для Kintex-7, то какую пару мне следует выбрать? Склоняюсь к CQ+CC. Могу ли я ограничиться только лишь использование cq/cc? В то же время есть вторая пара портов: С виду RQ+RC то же самое, но говорится о некоторых "remote pcie devices", видимо соседние устройства на шине. Какой был смысл создавать отдельный порт для этого, как это распараллелит работу - не ясно, ведь шина то одна.

Неужели таким способом частота 120 МГц была достижима? При 16 битных то семплах, на какой интересно элементной базе и как оно структурно вообще могло такой сумматор построить. Никогда не задумывался я, а что, там N каскадов сумматоров организуется синтезатором? У меня была бы изначально идея с кольцевым буфером, не знаю даже как иначе это эффективно могло быть сделано.

Понял, спасибо, нашел формулу на странице 46 в JESD204B-Survival-Guide.pdf Получается, нужно выдерживать строгое соотношение в зависимости от частоты оцифровки...

Понятно, спасибо, нашел но не в web/lite (забыл как точно) edition. Еще если можно вопрос. Вот допустим у нас тактовая частота оцифровки сигнала в АЦП 91.33 МГц 14 бит. Какова же должна быть скорость интерфейса JESD204B? Допустим берем 2 дорожки по 4 гигабита, как же пойдут тогда данные от такой вот неровой частоты. Буду пробелы в потоке данных? Допустимо ли менять частоту оцифровки АЦП при сохранении частоты интерфейса?

Я пытался UVM освоить, читал книгу The UVM Primer (для новичков самое то), сделал демонстрационный проект для коллег, даже пытался тестовое задание от потенциального работодателя выполнять на тему UVM, но увы, столкнулся с плохим качеством документации и небольшим числом примеров, раскрывающим все возможности. Я понимаю все преимущества, всё очень хорошо по идее там. Мне не удалось заставить работать проект регистровой карты, сделать программные резеты и много других вещей, делается это всё очень туго. Порой непонятные правила и ограничения, невнятные названия портов, которые не говорят сами за себя. Там возможностей очень много, как и в например системе контроля версий git, но порой попытка задействовать это всё в UVM приводит в ступор. Возможно мне стоит перечитать более серьезную книгу.

Что скажет file ./Hello_SoC? Подозрение на не ту архитектуру, но оно стесняется об этом ясно сказать. Но права +x вижу выставлены верно.

т.е. начиная с с 19.1+ ? У меня 2018.3

Не подскажете, а где ее брать, есть вивадо, но в каталоге phy для jesd204 не виднеется. Про платную корку то понятно, а вот PHY отсутствует, хотя лицензией обеспечен. Это устанавливается дополнительно?

В аннотации говорится, что при особом желании можно натянуть ядро и на другие АЦП, в смысле не от ADI, однако это нарушит лицензию GPL. Кто-нибудь пробовал ее для реального АЦП? Я только погружаюсь в этот кошмар, сижу отхожу от шока ценника на ядро jesd204b от Xilinx.

Скажите пожалуйста, Вы использовали трансиверы? Использовали функцию CDR?

Точно, увидел 20 нс. В таком случае, тоже бы сказал что это невозможно, потому что пикосекунды это уже не знаю, вручную надо компоненты внутри ПЛИС как то позиционировать, чтобы там всё сошлось. Даже если городить нечто на поверхности печатной платы, а ПЛИС только для управления использовать, открывая какие то гейты, не знаю... Впрочем, вот же интересная идея, действительно позиционируют LE.