[Alexbewon 0]

Посмотрел, нету и там и там.

В таблице сквозные отверстия и глухие имеют одинаковые символы. Разные таблицы строит. 

В "Manufacture - NC - bacdrill setup" показывает количество таких отверстия и с какого слоя на какой.

У меня прям ступор какой то, я не понимаю в каком направлении искать. Работал в менторе, там на порядок удобнее все =(

[RedHeadIvan 0]

2 минуты назад, Alexbewon сказал:

Посмотрел, нету и там и там.

значит в проекте никогда и не было глухих, вопрос стоит задать авторам борды

 

2 минуты назад, Alexbewon сказал:

"Manufacture - NC - bacdrill setup"

а зачем вам вообще бэкдрилл? это же разные вещи

 

3 минуты назад, Alexbewon сказал:

Работал в менторе, там на порядок удобнее все =(

это потому, что у Вас нет опыта работы в конкретном САПРе. у меня ровно такие же впечателния от Ментора с его миллионом иконок)

[Alexbewon 0]

1 минуту назад, RedHeadIvan сказал:

а зачем вам вообще бэкдрилл? это же разные вещи

Вы правильно уточнили, я неправильно в самом начале сказал и соотвественно искал совершенно не то. Возможно ли бекдрилл занести в Стек?

[RedHeadIvan 0]

8 минут назад, Alexbewon сказал:

Вы правильно уточнили, я неправильно в самом начале сказал и соотвественно искал совершенно не то. Возможно ли бекдрилл занести в Стек?

А, собственно, зачем? Само по себе отображение Cross-section ни на что не влияет

Не думаю, что это вообще возможно, потому что бэкдрилл, по идее, это атрибут конкретных VIA

Посмотрите тут, как вообще устроен бэкдрилл в Allegro

[EvilWrecker 0]

Делал импорт схемы альтиума в капчур, все заимпортировалось с одним "но"- пины стоят не по сетке, при попытке их сдвинуть они как бы исчезают на время удержания курсором, а потом возвращаются на свое место? Есть ли простой способ выровнять пины?

[Alexbewon 0]

Подскажите, как можно выгрузить S параметры из проекта?

Есть учебник или мануал? Выгружать надо из PCB Editor или откуда? 

[RedHeadIvan 0]

32 минуты назад, Alexbewon сказал:

Подскажите, как можно выгрузить S параметры из проекта?

Есть учебник или мануал? Выгружать надо из PCB Editor или откуда? 

А Вы их где-то получили, чтобы выгружать? PCB Editor никакого отношения к анализу не имеет

[Alexbewon 0]

10 минут назад, RedHeadIvan сказал:

А Вы их где-то получили, чтобы выгружать? PCB Editor никакого отношения к анализу не имеет

я с CADENCE почти не знаком, обучение-за пандемии перенесли.

Есть проект, из него попросили вынести информацию, а как и что делать, я не знаю, даже не представляю с чего надо начинать. Сами параметры я не получал

[RedHeadIvan 0]

13 минут назад, Alexbewon сказал:

я с CADENCE почти не знаком, обучение-за пандемии перенесли.

Есть проект, из него попросили вынести информацию, а как и что делать, я не знаю, даже не представляю с чего надо начинать. Сами параметры я не получал

Напрямую из Allegro, в принципе, можно попробовать, при помощи Sigrity. Но если у Вас возникают вопросы выгрузки S-параметров из PCB Editor - это вряд ли Ваш путь.

Что за цепи, какие скорости/частоты?

[Alexbewon 0]

28 минут назад, RedHeadIvan сказал:

Напрямую из Allegro, в принципе, можно попробовать, при помощи Sigrity. Но если у Вас возникают вопросы выгрузки S-параметров из PCB Editor - это вряд ли Ваш путь.

Что за цепи, какие скорости/частоты?

У меня основная трудность, это незнание с чего начать и откуда выгружать.

Линии PCIe gen3. Есть проблемы с передачей полезного сигнала через несколько плат (опять же, проект не мой). Хотим отдать на сторону промоделировать весь путь, и чтобы не передавать проекты, попросили выгрузить необходимую информацию

[RedHeadIvan 0]

9 минут назад, Alexbewon сказал:

У меня основная трудность, это незнание с чего начать и откуда выгружать.

Линии PCIe gen3. Есть проблемы с передачей полезного сигнала через несколько плат (опять же, проект не мой). Хотим отдать на сторону промоделировать весь путь, и чтобы не передавать проекты, попросили выгрузить необходимую информацию

Для анализа я бы вам для начала порекомендовал ADS, а конкретно его тул SiPro. Плюс в том, что ADS хорошо дружит с форматом brd, и нужно просто сделать импорт файла, и настройки достаточно просты. Так же на YouTube полно демо-роликов, в которых показаны настройки анализа

Потом уже можно добавить результаты на схему, добавить модели трансиверов, параметры разъемов, кабелей

[ed8888 1]

Парни, есть вопрос...

один и тот же VIA, но в общем на плате - все хорошо, а два которые обведены - без отверстия и соответственно без металлизации... 

в чем косяк - не понятно...

файл проекта приложу...

 

ссылка на сам проект -     https://yadi.sk/d/K6ET7EhjU4nBiA

 

 

еще обратил внимание что в СМ - VIA для этих цепей не выделены жирно... что может быть (проверки все включены... вроде бы)

 

 

 

Изменено 13 мая, 2020 пользователем ed8888

[Chopr39 0]

30 minutes ago, ed8888 said:

 

один и тот же VIA, но в общем на плате - все хорошо, а два которые обведены - без отверстия и соответственно без металлизации... 

 

 

Как вы это опеределили? У меня они с металлизацией. Это видно если посмотреть свойство via или таблицу NC Drill

Изменено 13 мая, 2020 пользователем Chopr39

[RedHeadIvan 0]

29 минут назад, ed8888 сказал:

один и тот же VIA, но в общем на плате - все хорошо, а два которые обведены - без отверстия и соответственно без металлизации...

имеется в виду на готовой плате? на Вашем рисунке сверление показано

[Chopr39 0]

34 minutes ago, ed8888 said:

еще обратил внимание что в СМ - VIA для этих цепей не выделены жирно... что может быть (проверки все включены... вроде бы)

 

Жирный текст - индикатор того, что данные введены вручную и не привязаны к констрейн сету. если нажать ПКМ по жирному значению и выбрать clear, выделение пропадёт. Теперь если изменить список виа в Physical constraint set - default. изменения автоматически применятся в разделе Net но только у тех цепей, у которых эти значения выделены обычным шрифтом.