Uree 1 12 февраля, 2016 Опубликовано 12 февраля, 2016 · Жалоба Для создания CSet в таком случае можно воспользоваться SiXplorer-ом, там тоже можно все задавать еще и в графическом виде. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
ControllerZ 0 12 февраля, 2016 Опубликовано 12 февраля, 2016 · Жалоба Добрый день. Logic -> Net Schedule -> кликаем на цепь , появляется паучок , обкликиваем все пины , к которому тянется паучок , начиная с начала. Можно так же открыть Constraint manager , зайтить в раздел Electrical -> Net -> Routing -> Wiring и там уже творить. Если необходимо подключать в определенном порядке несколько цепей , то лучше создавать Electrical Cset и цепям назначать этот сет. Но , последний способ я плохо знаю , поскольку данная задача возникает очень редко и проще глазами проконтроллировать прохождение 10-ка цепей , поскольку разводка будет примерно одна и та же. Пытался пробовал, но при не верном порядке ошибок не аллегро не выдает. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
volgoneft 0 14 февраля, 2016 Опубликовано 14 февраля, 2016 · Жалоба Приветствую! Подскажите пожалуйста. Работаю в OrCAD Capture. В проекте задаю эквивалентность выводов для микросхемы (ПЛИС). Некоторым выводам назначаю свойство NO_SWAP_PIN. Далее все это экспортирую в PCB Editor. При попытке поменять два эквивалентных вывода, один из которых имеет свойство NO_SWAP_PIN, они спокойно меняются, хотя, насколько я понимаю, не должны. Так и должно быть или я что то делаю неправильно? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Zurabob 2 19 февраля, 2016 Опубликовано 19 февраля, 2016 · Жалоба Добрый день. Так не ставьте эквивалентность выводов тем пинам , которые менять не хотите. Оставьте поле пустым. И можно ссылку на мануал или где вы там вычитали про свойство "NO_SWAP_PIN" ? Пытался пробовал, но при не верном порядке ошибок не аллегро не выдает. Добрый день. Вы немноожечко не дошли до результата. См. высокохудожественную картинку с примером. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yuravg 0 7 апреля, 2016 Опубликовано 7 апреля, 2016 (изменено) · Жалоба Добрый день, есть затруднение с annotate для иерархической схемы: В схеме (CIS Plugin 16.3-s001 (v16-3-85L) 1/22/2010) есть иерархический блок А1, который содержит одинаковые иерархические блоки B (B1,B2,B3...B12). Блок B представляет из себя shematic из двух листов S1, S2 Есть ли возможность запустить annotate для получения результата (нумерации страниц и refdes) в таком порядке: A1.B1.S1, A1.B1.S2, A1.B2.S1, A1.B2.S2, ... A1.B12.S1, A1.B12.S2 ? ну или хотя бы в другом, но каком-то определенном порядке, а то у меня получается b1,b10,b11,b12,b2,b3,b4 (хотя это тоже похоже на порядок, надо только начать нумерацию b10 и до b22 :) ) Изменено 7 апреля, 2016 пользователем yuravg Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uree 1 7 апреля, 2016 Опубликовано 7 апреля, 2016 · Жалоба Нужно блоки понумеровать не В1-В2-...-В12, а В01-В02-...В12. Оно же софт, кто меньше, тот и первый, а с точки зрения софта В11 меньше чем В2. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yuravg 0 7 апреля, 2016 Опубликовано 7 апреля, 2016 · Жалоба Нужно блоки понумеровать не В1-В2-...-В12, а В01-В02-...В12. Оно же софт, кто меньше, тот и первый, а с точки зрения софта В11 меньше чем В2. Спасибо, пока не начал писать о проблеме, переименование казалось хаотичным, а написав и закономерность заметил, но до b01-..-b12 не догадался бы. Получился результат: A1.B1.S1, A1.B2.S1, ... A1.B12.S1 A1.B1.S2, A1.B2.S2, ... A1.B12.S2 что хорошо, а можно получить так: A1.B1.S1, A1.B1.S2, A1.B2.S1, A1.B2.S2, ... A1.B12.S1, A1.B12.S2 ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uree 1 7 апреля, 2016 Опубликовано 7 апреля, 2016 · Жалоба Не знаю, сложных иерархий не делали. Имхо они только запутывают... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yuravg 0 8 апреля, 2016 Опубликовано 8 апреля, 2016 · Жалоба Не знаю, сложных иерархий не делали. Имхо они только запутывают... Согласен - запутанно, но когда есть несколько повторяющихся частей схемы, типа А и B, и они соединены: схема-A-B(12шт)-А-прочие куски, вложенная иерархия нагляднее (имхо) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uree 1 8 апреля, 2016 Опубликовано 8 апреля, 2016 · Жалоба Понятное дело, каждый сам себе решает. Но должен заметить один момент по этому поводу - я может быть и не много видел, но ни в одном референсе от игроков типа ST/Broadcom/Intel иерархий не увидел, хотя могли сделать, такие моменты в дизайнах имелись. Но нет - семь десятков страниц плоского дизайна и никакой тебе иерархии... может они что-то знают?:) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
def_rain 1 8 апреля, 2016 Опубликовано 8 апреля, 2016 · Жалоба Здравствуйте. Небольшой вопросик по Allegro PCB Designer. Некоторые команды (move, delete...) позволяют в процессе выбора/выделения компонентов использовать Temp Groug (ПКМ). Возможно ли как то запомнить эти временные группы, сделать их постоянными для повторного выбора, чтобы каждый раз не выполнять повторяющиеся действия по определению компонентов/виа/сегментов дорог входящих в эту временную группу. Может последняя Temp Group где то запоминается и к ней можно быстро вернуться? Иногда бывает ситуации, когда выбрал нужный кусок топологии чтобы сместить его, сместил, потом понял что нужно еще с ним помудрить, а снова повторно выделять - лишнее время. Спасибо, заранее. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uree 1 8 апреля, 2016 Опубликовано 8 апреля, 2016 · Жалоба Исходя из названия Temp Group - автоматом не запоминается. Но можно создать постоянные группы через Edit->Group и при необходимости работать сразу с ними. Только на панели Find нужно не забывать устанавливать Groups иначе измените не всю группу, а единичные элементы внутри нее (наличие группы не блокирует работу на уровне членов этой группы). Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
def_rain 1 8 апреля, 2016 Опубликовано 8 апреля, 2016 · Жалоба Исходя из названия Temp Group - автоматом не запоминается. Но можно создать постоянные группы через Edit->Group и при необходимости работать сразу с ними. Только на панели Find нужно не забывать устанавливать Groups иначе измените не всю группу, а единичные элементы внутри нее (наличие группы не блокирует работу на уровне членов этой группы). Спасибо, попробую на практике. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
def_rain 1 15 апреля, 2016 Опубликовано 15 апреля, 2016 (изменено) · Жалоба Здравствуйте. Транслировал плату из Layout в Allegro, при этом у меня есть группа RAts которые нужно перетрассировать. Они расходятся от ножек процессора и уходят сразу во внутренние слои и т.д. Целью трансляции было сохранить расположение переходных отверстий в таком виде как показано на рисунке, чтобы не перетрассировывать этот момент, т.к. таких ножек окола ста и они расположены ровно как нужно. Однако при трансляции, все эти переходные отверстия подконнектились к земле, см. фото. Вопрос в том как присвоить кусок дороги с ВИА к соответствующему пину, чтобы дальнейшую трассировку данной дороги продолжать уже от ВИА, а не от ножки процессора. Спасибо! Изменено 15 апреля, 2016 пользователем def_rain Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Uree 1 15 апреля, 2016 Опубликовано 15 апреля, 2016 · Жалоба Я бы удалил землю с платы, точнее шейпы земли к которым могут подключаться эти переходные, а потом прошелся функцией подключения меди(трассы/переходные) к пинам, она в Utils находится, не помню точно как называется, но что-то с Reconnect Copper... в названии. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться