[Uladzimir 61]

Стоит запрет острых углов.

Ошибка или нет--- это вам принимать.

В острых углах(меньше 90 град) может химия приводить к нежелательным результатам. А может и не приводить

[iskand 0]

Подскажите пожалуйста, как в AD можно задать запретную зону для трассировки только для конкретного слоя, и можно ли её задать в Footprint, например внутри чип-элемента?

[Uladzimir 61]

Place/Line fill arc и прочие примитивы на конкретном слое со свойством KeepOut

[iskand 0]

А Specctra поймет только Fill?

[Uladzimir 61]

Понятия не имею. Не пользуюсь уж спектрой.

Надо пробовать

[_Maks 0]

Как задать область для трассировки только конкретных классов цепей? (DDR2 например)

[Uladzimir 61]

Можно. но смысла нет. Там область и так ограничена. Максимально удаленные точки разводим само коротко, и по ней выравниваем остальное. Далеко из области ограниченной PAD, принадлежащих этому классу не уйдете.

Там других проблем хватает-- например обеспечить не разрывность Plane

[_Maks 0]

Просто в даташите написано, что нужно обеспечить облать около контроллера в которой будут разведены только сигналы DDR2.

 

Что вы имеете в виду под неразрывностью? План ведь целый на плате и делить его под DDR2 я не собираюсь.

[Uladzimir 61]

Так оно так и получается. Кроме DDR там только те сигналы, что подходят к другим PIN и их все равно не оторвешь.

Да и то если слоев много их на других ведут

 

Если плотно стоят переходные али еще чегось нибуть все может быть. Опять же, чтобы снизить число слоев Plane может быть разбит на области

[_Maks 0]

Я пока не рискну разюивать plane, очень боюсь, что DDR2 не заработает. Буду делать как даташите написано, низкоскоростную логику как нибудь тянуть с помощью большего количества виа.

 

Как сделать чтобы при выделении компонента на плате он также выделялся на схеме? (Наоборот работает по умолчанию).

 

Как отключить отображение того факта, что компонент стоит за пределами комнаты? Может я чего-то не понимаю, но это сильно мешает работать, вообще пользы от этих комнат не вижу. Если чего-то не понимаю, пожалуйста объясните.

Изменено 18 февраля, 2011 пользователем _Макс

[Uladzimir 61]

Мешают - удалите.

Всего сразу объять нельзя

[_Maks 0]

Для чего комнаты предназначены?

 

У меня еще такая проблема. По мере трассировки приходится дорабатывать схему, появляются новые компоненты. Делаю, ренумерацию и портится расстановка. Приходится заново расставлять. Не делать ренумерацию тоже не могу, поскольку схему будет некачественной. Как быть? Я так понимаю, что перестановка происходит из-за смещения номеров десигнаторов. Можно ли этого каким-то образом избежать?

[Uladzimir 61]

1. не зачем делать перенумерацию без необходимости. Это можно сделать один раз по завершении топологии.

2. Никогда не будет сбиваться, если перед нумерацией отлинкуете все компоненты на PCB И схеме

 

[_Maks 0]

Подскажите, как быть с неправильной перенумерацией.

[Uladzimir 61]

Подскажите, как быть с неправильной перенумерацией.

 

Что значит с неправильной?

1отсинхронизируйте, как есть.

2Затем уберите дубликаты, опять отсинхронизируйте

3Делайте полный ренумбер