[10ff 0]

Появился такой вопрос - а насколько вообще правильно разводить интерфейс RGMII в дифференциальном виде? На некоторых китах от альтеры сигналы RGMII-интерфейса разведены в виде дифференциальных пар, например RXD[7] и RXD[6], RXCLK и RXDV. У кого какое мнение по этому поводу?

[vitan 2]

Как бы, вроде, совсем неправильно.

Если это Вы так решили потому, что проводочки параллельно друг другу идут, то это не более, чем оптическая иллюзия. :)

[10ff 0]

Если это Вы так решили потому, что проводочки параллельно друг другу идут, то это не более, чем оптическая иллюзия. :)

 

Ну я бы не назвал это иллюзией. Хотя тоже кажется что делать так не стоит.

[iosifk 3]

На некоторых китах от альтеры сигналы RGMII-интерфейса разведены в виде дифференциальных пар, например RXD[7] и RXD[6], RXCLK и RXDV. У кого какое мнение по этому поводу?

я думаю, что тут сделано выравнивание длин всех проводов интерфейса под RXCLK. А пары - им так проще делать было... Врубили по два провода.

[Uree 1]

Странное решение... Особенно с точки зрения кроссталков. Может в этом случае предполагался другой интерфейс, не RGMII?

[10ff 0]

Странное решение... Особенно с точки зрения кроссталков. Может в этом случае предполагался другой интерфейс, не RGMII?

 

В том то и дело, что сначала они развели дорожки до разъема в дифференциальном виде, а потом уже решили сделать отдельную платку с гигабитовым трансивером, подцепляющуюся к этому самому разъему. В итоге получилось так что на плате с альтерой до разъема дорожки дифференциальные, а после разъема (на модульной плате) разведены как одиночные. Похоже это все таки универсальный подход для модульного построения.

[iosifk 3]

Странное решение... Особенно с точки зрения кроссталков. Может в этом случае предполагался другой интерфейс, не RGMII?

Ну так если это не RGMII, то это могут быть только дифпары сигналов в линию... Они точно должны быть выровнены по длине...

[Uree 1]

Это понятно, что должны быть выравнены. Просто тогда непонятно при чем тут RGMII. У меня понятие RGMII и диффпар вместе не складываются - либо одно, либо другое. А может это PCI-Express? На него вроде и гигабитные трансиверы можно вешать...

[vitan 2]

Похоже это все таки универсальный подход для модульного построения.

Это может быть только в том случае, если с другого конца линий (противоположному разъему) имеется посадочное место для некоей универсальной микросхемы, у которой могут быть интерфейсы разных типов на одних и тех же пинах...

Не забивайте себе голову, тем более, что это, действительно не лучший вариант.

[cioma 0]

Ну, можно и без "универсальной микросхемы" обойтись ;)

Просто разные платы расширения с одинаковым разъёмом. Так что идея о модульном подходе кажется здравой.

[ilya_blazer 0]

Коллеги, вопрос - а с какой точностью необходимо выравнивать линии RGMII? 
В документации от TI, например, говорят о временном бюджете.

[Uree 1]

И о каких величинах идет речь в тех доках?

Считайте примерно 70пс/см длины и смотрите сколько может быть разницы между сигналами, чтобы остаться в бюджете.

[Arlleex 131]

RGMII даже на МГТФ с разнобойной длиной работает, какое выравнивание...

Хотя я в конечных девайсах, конечно, выравниваю. Но без изысков. С разницей в 5-10мм считаю нормой.

Там частоты чуть больше сотни МГц.

А вот сами линии Rx/Tx равняю уже.

[haker_fox 60]

1 hour ago, Arlleex said:

Там частоты чуть больше сотни МГц.

С каких частот нужно уже заморачиватся выравниванием, не подскажете? А то у нас интерфейс к SDRAM на частоте 90 МГц выровнет зачем-то...

[Lmx2315 2]

51 минуту назад, haker_fox сказал:

С каких частот нужно уже заморачиватся выравниванием, не подскажете? А то у нас интерфейс к SDRAM на частоте 90 МГц выровнет зачем-то...

Выравнивать сигналы надо чтобы обеспечить условия setup и hold , для 100 Мгц устройств эти параметры в пределах нескольких нс (порядка 3 нС).

Задержка на плате примерно 140 мм/нс.

Итого разница в длине сигналов равная порядка 40 мм - это около 0.3 нс , что в пределах погрешности и можно не выравнивать.  Больше разброс надо равнять.