[peshkoff 28]

Подскажите, как установить по умолчанию для via при интерактивной трассировке, чтобы они покрывались зеленкой? Для via, вызываемых Place->Via все нормально, а вот при трассировке все равно они остаются открытыми. Можно, конечно, в конце трассировки выделить их все и через инспектор поставить соответствующие галочки, но хотелось бы видеть сразу.

 

Это один из главных косяков альтиума.

 

выделяем после трассировки и покрываем маской

[TOREX 0]

Это один из главных косяков альтиума.

 

выделяем после трассировки и покрываем маской

 

 

Не знаю, у меня работает нормально. Устанавливаю в правилах и в Default.

[peshkoff 28]

Не знаю, у меня работает нормально. Устанавливаю в правилах и в Default.

 

и что за правило?

[TOREX 0]

и что за правило?

 

 

 

 

Вот оно, у меня VIA диаметром 1мм.

 

[peshkoff 28]

Вот оно, у меня VIA диаметром 1мм.

 

 

ну только если так.

я думал в правилах забить Tenting on top и Tenting on bottom можно.

[Марик 0]

Я пробовал установить это правило, он в 3д в случае размещения виа на паде рисовал на паде зеленку. Т.е. если ставить виа на пад, припаять уже невариант. Вот сейчас выставил, перезапустил альтиум, все заработало :) Может там как-то обновить, конечно, можно было, но вот так.

[peshkoff 28]

Я пробовал установить это правило, он в 3д в случае размещения виа на паде рисовал на паде зеленку. Т.е. если ставить виа на пад, припаять уже невариант. Вот сейчас выставил, перезапустил альтиум, все заработало :) Может там как-то обновить, конечно, можно было, но вот так.

 

видимо нужно приоритет поменять.

сперва зеленку на отверстиях, затем на площадках освобождаем маску

[Метценгерштейн 0]

едем дальше...

как сделать, чтобы при перечне элементов показывались не только поз. обозначения, но и их номинал?

 

я как- то правил схему и синхронизировал библиотеки, получилось так, что все резисторы заменились на 1кОм и МЛТ. Что я такого мог сделать?

 

после того, как нарисовал печать, изменил размеры печатной платы (design-> board shape -> move board vertices), т.е. сдвинул черную область до размеров бордовой платы. Это и будет мой финальный размер? А как сделать, чтобы розовые размеры указывали новые размеры обрезанной моей области?

[olegleon 0]

Для создания нового файла платы хочу использовать мастер, но в панели File нет команды PCB Board Wizard. Build 9.2.0.18802

Может его подключить нужно где-то? Подскажите

[Uladzimir 68]

как сделать, чтобы при перечне элементов показывались не только поз. обозначения, но и их номинал

Поставьте флаг напротив параметра номинал

я как- то правил схему и синхронизировал библиотеки, получилось так, что все резисторы заменились на 1кОм и МЛТ. Что я такого мог сделать?

Наступили на грабли

Скорее всего рисовали схему копированием резистора и правкой его номинала.

При Update из активной библиотеки-- оно так и сделает

При синхронизации из схемы нужно было снять флаг для синхронизации номинала. А так оно взяло естественно из библиотеки

после того, как нарисовал печать, изменил размеры печатной платы (design-> board shape -> move board vertices), т.е. сдвинул черную область до размеров бордовой платы. Это и будет мой финальный размер? А как сделать, чтобы розовые размеры указывали новые размеры обрезанной моей области?

Черная область и board shape ничего не дает. Это Вам для красоты представления. размер платы определит его контур (а вот board shape может совпадать с ним)

[Bakin 0]

Как распечатать плату вместе с сеткой?

[Метценгерштейн 0]

Владимир, спасибо.

флаг апдэйтов имеется ввиду update parameters? Вообще обязательно делать синхронизацию библиотек? Похоже, что без синхронизации не перенесется плата на схему. Грабли по этому вопросу- имеется ввиду глюк AD?

 

А про розовые размеры? Как от них избавиться, если изначально в мастере допустил их?

[Метценгерштейн 0]

Владимир, а

размер платы определит его контур

где его выставить? Что- то пока не нашел в книге.

[Scanner 0]

Как зафиксировать уже разведённые цепи?

[Arthur666 0]

Здравствуйте, уважаемые!

Вот уже которую ночь ломаю голову над вопросом: почему у меня не работает Signal Integrity.

При анализе любой цепи постоянно пишет: "Unexpected error occurred in simulation". Напишите пожалуйста возможные причины этих неожиданных ошибок, какие скриншоты предоставить для выявления ошибки? Конечно, на всякий случай прикрепляю сам проект, если вдруг кому-нибудь не лень будет посмотреть.

Заранее спасибо.

____________________________.rar