Перейти к содержанию
    

неиспользуемые выводы в схеме и на плате

Подскажите плиз, как обозначить, что неиспользованные выходы - это так задумано разработчиком, и он ничего не забыл. А то выдается ошибка при ERC и DRC. Знаю, что после проверки можно поставить флажки об игнорировании этих напоминаний. А по другому никак? В ORCADе нужно было поставить крестик...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Ставил крестики.

Но рисовал их вручную, просто линиями. А на ЕRC только снятием флажков.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Ставил крестики.

Но рисовал их вручную, просто линиями. А на ЕRC только снятием флажков.

 

Именно в таком виде данной опции в PCAD нет! Вот в Altium Designer она есть - называется No ERC. А здесь вы уже сами ответили на вопрос - надо исключить это правило из проверки!

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Подскажите плиз, как обозначить, что неиспользованные выходы - это так задумано разработчиком, и он ничего не забыл. А то выдается ошибка при ERC и DRC.

Один раз просмотреть и отключить соответствующую проверку

или у каждого InfoPoint в свойствах проставлять галочку Override.

Знаю, что после проверки можно поставить флажки об игнорировании этих напоминаний.

А по другому никак? В ORCADе нужно было поставить крестик...

Галочка Override ничем не хуже крестика и очень удобна при использовании FindErrors.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Галочка Override ничем не хуже крестика и очень удобна при использовании FindErrors.

Что-то не могу найти этот самый infopoint. Выбираю элемент в схеме (и на плате), кликаю свойства и не нахожу. Подскажите плз, где его найти.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Что-то не могу найти этот самый infopoint. Выбираю элемент в схеме (и на плате), кликаю свойства и не нахожу. Подскажите плз, где его найти.

когда сделаещь проверку DRC на PCB появятся

к элементу это не имеет отношения.

Просто независимый кружой с перекрестием.

И если его свойства посмотреть, то он и дает сведения об ошибках.

 

Тоже и для схемы, только проверка на ERC (есле память не подводит)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

когда сделаещь проверку DRC на PCB появятся

Все понятно, проверку все-таки делать надо. А хотелось бы предотвратить лишние операции... Но видно не судьба с PCadом

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Делать заранее что-то что бы не было ошибок и расставить галочки у ошибок времени займет одинаково.

Сделайте наконец-то DRC и ERC и воспользуйтесь UTILS/Find Errors.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Проверку делать нужно, и один раз можно и неподкнекченые выводы, а потом в свойствах DRC достаточно убрать галочку с проверки на неподсоединенные выводы.

Там ведь есть куча других проверок. на зазоры расстановку, неоттрассированые цепи.

Лично я сразу смотрю, все интерсующие меня ошибки. а потом отрабатываю их по очереди отсортировав по типу. И в итоге остаются только что то вроде неприсоединенных пинов, отсутсвие входных пинов в цепях, но при их отработке они отключаются.

 

Так же как и в ERC есть возможность отключить не считать ошибкой незадействованные ноги.

Но все равно нужно проверку делать, на однопиновые цепи и тп.

А делать все без ошибок, ИМХО просто невозможно. По крайней мере надеятся на то, что ты не где не ошибся и проигнорировать проверку это глупо. Потом будеш локти кусать, в лучшем случае, а в худшем отгрызать недогоревшие компоненты от запаяной глючной платы.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Делать заранее что-то что бы не было ошибок и расставить галочки у ошибок времени займет одинаково.

Сделайте наконец-то DRC и ERC и воспользуйтесь UTILS/Find Errors.

Проверку конечно делаю. Однако если учесть, что у некоторых компонентов по 300 ног, и далеко не все используешь, то экономия будет уже не двойная. Каждый раз читать одни и те же сообщения сначала в ERC а потом и в DRC как-то тяготит... Просто была надежда, а теперь умерла :-((. Но за ответы спасибо.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

У компонентов по 300 ног на схеме можно глазами поглядеть один раз и отключить проверку совсем.

А можно выделить InfoPoint'ы блоком и в контекстном меню выбрать Override, т.е. всем выделенным сразу.

 

А на плате, т.е. в DRC вообще нет проверки "Unconnected pins". Для платы достаточно проверить соответствие списку цепей ("NetList Compare").

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
К сожалению, ваш контент содержит запрещённые слова. Пожалуйста, отредактируйте контент, чтобы удалить выделенные ниже слова.
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...