[xVekx 0]

Хорошо хоть (`include "defines.vh") по пути проекта подхватывается, а не из каталога размешения, - встроенный синтаксический парсер не подхватывает defines.vh

[Zversky 16]

Выложите проект. Не понимаю, что там у вас не так?

[xVekx 0]

подсветка синтаксиса кода проекта не подхватывает макросы из defines.vh, а так все нормально.

[Zversky 16]

кто вас принуждает использовать встроенный редактор кода? и тут же: а вы моделируете ваш код на чём?

[xVekx 0]

Код в простом простом текстовом редакторе xed, икарусом провожу симуляцию, потом дорабатываю в ide gowin, ну думал раз ide официальная то и подсветка синтаксиса (макросов) норм работать должна или есть их глобальное определение, препроцессор в данном случае очень помогает, а держать в памяти все определения макросов без подсветки как то не очень. Да и выбор под linux не очень то и большой, со слабым ноутом.

[Zversky 16]

есть такая фраза расхожая (для, наверное, посвящённых) гласящая буквально следующее (цитирую, прямая речь): "никто никому ничего никогда не должен" (имеющая, правда, один, и вполне существенный, дисклеймер, который здесь, однако, не применим, и, посему, не достоин быть упомянутым), посему принимайте ide (как и всё прочее) as is. Что насчёт редактора в используемой вами ОСи, ничего определённого* сказать не могу, ибо использую win.
*за исключением, разве что того, что использую Notepad++ (если есть желание, то вот, например, для вас попробовать https://pingvinus.ru/note/notepadpp-install)

[kko-smol 0]

Подскажите, а кто нибудь запускал MIPI CSI-2 RX на Tang Mega-138k (GW5AST-138)?

На сайте ref-design для hard mipi csi-2 rx нет, при попытке назначить пины - ошибки через .cst и через GUI

Проектов которые можно былобы за образец взять тоже не нашел в сети, только параллельный порт видел

[StewartLittle 41]

В 17.03.2024 в 23:33, kko-smol сказал:

На сайте ref-design для hard mipi csi-2 rx нет, при попытке назначить пины - ошибки через .cst и через GUI

Лог с ошибками в студию!

 

В 17.03.2024 в 23:33, kko-smol сказал:

Проектов которые можно былобы за образец взять тоже не нашел в сети, только параллельный порт видел

Примеров вот именно для CSI-2 RX я не видел, но другие примеры можно взять вот отсюда: https://github.com/sipeed/TangMega-138KPro-example

[listrid 3]

https://cdn.gowinsemi.com.cn/Gowin_V1.9.9.01_x64_win.zip
https://cdn.gowinsemi.com.cn/Gowin_V1.9.9.01_linux.tar.gz
https://cdn.gowinsemi.com.cn/RISC-V_for_GW2A_FPGA_Release.zip

 

для win 32 только бета (похоже не будут делать на 32)

https://cdn.gowinsemi.com.cn/Gowin_V1.9.9Beta-6_win.zip

 

 

[Worldmaster 0]

Напишу сюда. 

Все таки это бага IDE или что то другое?

Версия такая:

 

Корка такая:

На сайте указано что в режиме HS порты однонаправленные.

В рефдизайне который лежит на сайте порты и правда однонаправленные и в более старой версии генерились правильно и отлаживались тоже.

 

В этой же версии они упорно генерятся как inout.

По итогу моделсим не видит инициализации этих портов.

Что делать то? Откатываться на старую версию? Или это я где то туплю?

 

Вот что формирует старая версия:

 

Изменено 21 марта пользователем Worldmaster

[_4afc_ 25]

1 hour ago, Worldmaster said:

Все таки это бага IDE или что то другое?

В этой же версии они упорно генерятся как inout

Насколько я понимаю, для GW5A добавился ELVDS_IOBUF. Вероятно топ унифицирован.

[listrid 3]

если сравнить
\IDE\ipcore\MIPI_RX_Advance\data\DPHY_RX_TOP.v
этих ide. там явно input заменен на inout
больше изменений нет.
сама реализация изменилось. кода стало больше.
описание в шапке изменений не делали. как то через ж. у них там. (возможно даже не тестировали изменения на совместимость)

в Gowin_V1.9.9.01_x64 куча мусора оставили.
например дебажная сборка плагинов для qt5. дебажный рантайм от VC++
но нигде не используется))

[listrid 3]

Сделал свои обертки для gw_ide и GowinSynthesis для x64
чтоб не проверялась лицензия.

по сути gw_ide.exe  это вызов IDE.DLL launchIDE(int argc, char* argv[]);
а GowinSynthesis.exe  вызов gwsyn.DLL launchGowinSynthesis(int argc, char* argv[]);

 

Wrapper_Gowin_V1.9.9.rar

[DSIoffe 2]

6 часов назад, Worldmaster сказал:

В этой же версии они упорно генерятся как inout.

Они и должны быть inout. Те же выводы микросхемы при использовании в DSI будут выходами, и по-честному как раз и должен быть inout. У меня два года назад они для CSI-2 тоже были inout, я сейчас посмотрел. Тогда точно бета была. Как у Вас сгенерировались чистые входы - я не понимаю.

[listrid 3]

взято из IDE\ipcore\MIPI_RX_Advance\data\DPHY_RX_TOP.v

========== Gowin_V1.9.8.11

module `module_name_rx(
          input        reset_n           ,   //Resets the Design
     `ifdef MIPI_COMB_CLK
          input        MIPI_COMB_CLK_P        ,   //HS (High Speed) Clock
          input        MIPI_COMB_CLK_N        ,   //HS (High Speed) Clock
          output [1:0] lp_clk_out        ,   //LP (Low Power) Data Receiving Signals for Clock Lane
     `elsif MIPI_CLK
..... и тд
========== Gowin_V1.9.9.01
module `module_name_rx(
          input        reset_n           ,   //Resets the Design
     `ifdef MIPI_COMB_CLK
          inout        MIPI_COMB_CLK_P        ,   //HS (High Speed) Clock
          inout        MIPI_COMB_CLK_N        ,   //HS (High Speed) Clock
          output [1:0] lp_clk_out        ,   //LP (Low Power) Data Receiving Signals for Clock Lane
     `elsif MIPI_CLK

..... и тд

что в шаблоне записано то и генерировалось
они изменили шаблон (когда то)