Перейти к содержанию
    

3 minutes ago, Constantin said:

Если я правильно понял текст и изображение - надо делать два обычных пина, с разными Designator и без всяких Jumper. На схеме их соединить, и на плате соответственно.

Jumper как раз обозначает, что пины уже соединены в компоненте.

Не совсем так. Уточню - На схеме это один резистор позиционное обозначение которого заканчивается *, т.е он подбирается. Для удобства, посадочное место этого резистора ребята с РНО попросили сделать как у двух резисторов с последовательным соединением. Таким образом на схеме должен быть показан один резистор, для которого должно быть "двойное" посадочное место.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Так в посадочном сразу поставьте и Track и лишние Pad -- ничего ругаться не будет

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

2 minutes ago, Владимир said:

Так в посадочном сразу поставьте и Track и лишние Pad -- ничего ругаться не будет

Я вроде так и делаю. Track это Line? может настройки падов не такие??

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

4 minutes ago, Владимир said:

замените Track на Pad, закрытый маской 

Заменил, для падов выставил Designator 0 и одинаковый Jumper = 1.

Результат тот-же:

image.png.01b0def7ca3e0f268bf839c653dc40ed.png

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Не путайте автора.
Net tie соединяет РАЗНОИМЕННЫЕ цепи.
В этом случае цепи вообще нет.
Автору следует показать правила.
вот реализация по первому  примеру

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

10 hours ago, Владимир said:

Не путайте автора.
Net tie соединяет РАЗНОИМЕННЫЕ цепи.
В этом случае цепи вообще нет.
Автору следует показать правила.
вот реализация по первому  примеру

 

 

Какие именно правила? ShortCircuit по умолчанию. О какой реализации Вы говорите?

image.png.09862e887c944bcec57129fb1ab70dec.png

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

23 часа назад, Scanner сказал:

Не совсем так. Уточню - На схеме это один резистор позиционное обозначение которого заканчивается *, т.е он подбирается. Для удобства, посадочное место этого резистора ребята с РНО попросили сделать как у двух резисторов с последовательным соединением. Таким образом на схеме должен быть показан один резистор, для которого должно быть "двойное" посадочное место.

Что изменится, если поставите 2 резистора? Ну будет R1 и R2 в место одного дисигнатора. Это что бы не переписывать весь проект?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

On 10/19/2018 at 2:14 PM, Владимир said:

Ай какие они молодцы. В этой версии для "любителей" скрытых выводов это не доступно  через панель свойств, а только через панель SCHLIST
Еще один фактор забыть про срытые выводы.
Надо бы сказать им , чтобы и эту возможность убрали

Благодарю за решение. Однако хочется ругаться.

Я не в курсе истории обсуждения этого нововведения, и с какой стати скрытые пины вдруг стали злом. На схеме в PDF их не видно? Пожалуй. Разве что близко к одному из УГО секций будет болтаться блокировочный конденсатор, подключенный к соотв. портам питания. Всю дорогу "дискретная" логика рисовалась без выводов питания, а теперь придется отдельной секцией выводы питания рисовать - или даже простейший мультик на паре 7400 будет выглядеть как крокодил.

 

Впрочем, речь немного о другом. У людей есть библиотеки и проекты на них. У кого три, у кого три сотни. И тут производитель ПО принимает решение убрать какую-то функцию. Сейчас ее "почти убрали" так, что для подключения скрытых выводов питания надо:

- сначала зайти в список выводов, включить их отображение, потом выделить выводы, открыть List, поправить в горизонтальной таблице на 10 экранов ширины Hidden Net Name

- написать запрос вида (ObjectKind = 'Pin') And (PinDesignator = '7') and InComponent('u1'), повторить операцию с SchList

Не помогает даже поменять цепь вывода питания в PCB, а затем сделать обратную синхронизацию из PCB в SCH. То есть, требуется испытать боль и страдания, или отказаться от существующих готовых блоков схем, библиотек, потратить время. А время = деньги, люди в AD не играют, а работают.

Возникает вопрос - Altium Limited это теперь Apple  в мире профессионального софта? Отняли естественную функцию типа разъема для наушников, стало быть, так и надо (c)?

 

Я пишу не просто чтобы выпустить пар, хотя хочется. Если Вы с ними действительно общаетесь, хорошо бы объяснить им, что обратная совместимость как с предыдущими версиями ПО, так и с существующими наработками у пользователей, это такая же ценность, как и невидимый для пользователя эффорт по переписыванию кода с Делфи на C#, сопровождающийся сменой темы со светлой на темную. Лучшим вариантом было бы оставить скрытые выводы как они были, и добавить в Sch-редактор функцию рисования таблицы / текста с подключениями скрытых выводов, как то позволяет делать ГОСТ (картинка ниже). AD умеет делать Port cross-reference, добавляя к портам параметры, можно и тут аналогичное сделать. Если тут есть где-то тема с отзывами и предложениями, хорошо бы этот пост туда.

Capture.PNG

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

2.3.11 приведены разрешенные способы. еще есть текст на свободном поле. Последнее занимает столько же место, как и приведенные способы. То есть особого выигрыша не дает.
Если бы была возможность располагать текст в виде автоматически формируемой таблицы скрытых выводов для всего проекта иди конкретного лист -- это имело бы смысл. Но этого никогда не было. А в общем то и не надо. Это место выиграть даст, но затруднить читаемость схемы для тополога 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

2 hours ago, Владимир said:

2.3.11 приведены разрешенные способы. еще есть текст на свободном поле. Последнее занимает столько же место, как и приведенные способы. То есть особого выигрыша не дает.
Если бы была возможность располагать текст в виде автоматически формируемой таблицы скрытых выводов для всего проекта иди конкретного лист -- это имело бы смысл. Но этого никогда не было. А в общем то и не надо. Это место выиграть даст, но затруднить читаемость схемы для тополога 

Это еще пара + (и не последняя), чтобы давно отказаться от скрытых пинов. Как давно - как только появилась логика в 16-ти и 8-ми выводных корпусах (в дополнении к 14-ти). Уже много раз обсуждали здесь это.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Не только. Но и один вентиль в 5 корпусе типа Sot5, или 2 вентиля в 8 Msop8.  Там тоже нечего скрывать

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

17 hours ago, vGera said:

Если тут есть где-то тема с отзывами и предложениями, хорошо бы этот пост туда.

 

Почему "тут"? это неофициальный форум.

Пишите на форуме altium.com 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

На всех слоях нужно выделить дорожки с определенной шириной (0,25мм). Делаю запрос в PCBfilter:

Width  = 0.25  And  IsTrack And Not InPoly And InLayerClass('All Layers')

Ничего не выделяет. При этом если меняю значение Width на любое целое число - работает, т.е. выделяет дорожки указанной ширины. Что делаю не так, почему не выделяет дорожки у которых ширина не целое число?

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
К сожалению, ваш контент содержит запрещённые слова. Пожалуйста, отредактируйте контент, чтобы удалить выделенные ниже слова.
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...