[peshkoff 38]

Согласен но есть компоненты у которых традиционно выводы питания делаются скрытыми. Мелкая логика например.

 

традиции 83 года пора забыть уже

 

Подскажите, пож., кто сталкивался:

При печати схемы из Altium названия контактов элемента и их номера немного съезжают вправо и налезают на линию.

А на экране всё выглядит хорошо.

Названия (здесь "D2", "R1,C1") я знаю как отодвинуть в библиотеке, а номер первого контакта сдвинуть не удаётся.

Можно ли распечатать так, как выглядит на экране?

 

конечно. поставить правильный шрифт. верней, вернуть дефолтный

[Uladzimir 96]

традиции 83 года пора забыть уже

Угу. Рисование на Ватмане с помощью Кульмана.

Там проще скрыть и сделать надпись, как я и писал.

 

А так изменили подключение одного скрытого вывода -- извещение, где указано что изменилось.

А если на схеме не указаны, куда подключены скрытые выводы - как сделать указание, На каком листе и что изменилось.

 

Наслать на их нормоконтролера

 

[AnnSchr 0]

конечно. поставить правильный шрифт. верней, вернуть дефолтный

 

Спасибо!

А может есть возможность печатать текст как графику?

Изменено 16 июля, 2018 пользователем Анна Анна

[Darth Vader 0]

традиции 83 года пора забыть уже

Как предлагаете делать УГО цифровой микросхемы 6х2НЕ (6 инверторов в одном 14-выводном корпусе)?

Со скрытыми выводами питания, УГО такого компонента состоит из 6 частей, отличающихся лишь нумерацией выводов. Если выводы питания показывать явно придётся вводить ещё одну 7-ю часть с выводами питания. Так получается?

Этот вариант ничем не лучше таблицы на поле схемы с указанием подключений скрытых выводов микросхем к цепям питания. Наглядность та же. Вероятность пропустить микросхему - та же. В итоге ничего не выиграли.

[Uladzimir 96]

Как предлагаете делать УГО цифровой микросхемы 6х2НЕ (6 инверторов в одном 14-выводном корпусе)?

Со скрытыми выводами питания, УГО такого компонента состоит из 6 частей, отличающихся лишь нумерацией выводов. Если выводы питания показывать явно придётся вводить ещё одну 7-ю часть с выводами питания. Так получается?

Этот вариант ничем не лучше таблицы на поле схемы с указанием подключений скрытых выводов микросхем к цепям питания. Наглядность та же. Вероятность пропустить микросхему - та же. В итоге ничего не выиграли.

Не лучше.

Но алтиум не поддерживает показ таблиц скрытых выводов.

Поэтому лучше или 7 секция или без секций, чем формирование таблицы вручную, без автоматического ее обновления.

 

Проверка пропущенных секций у алтиума есть

[juvf 17]

Как предлагаете делать УГО цифровой микросхемы 6х2НЕ (6 инверторов в одном 14-выводном корпусе)?

Со скрытыми выводами питания, УГО такого компонента состоит из 6 частей, отличающихся лишь нумерацией выводов. Если выводы питания показывать явно придётся вводить ещё одну 7-ю часть с выводами питания. Так получается?

7-ая секция/без секций/в одной секции добавить ноги питания.

 

"Наглядность та же." - если просто смотреть схему на бумаге, то да.... таблицей даже наглядней и удобней. Вот только в CAD, коей является АД, это опасно. У вас в таблице будет написано одно, а в скрытых ногах подключение другое. И то, что надпись в таблице не соответствует реальному подключению не видно. и АД это не покажет.

 

Тем не менее.... это дело вкуса.... делайте таблицы в ручную проверяйте скрытые ноги... НО при любой подходе ворнингов не должно быть.

 

ps

Как предлагаете делать УГО цифровой микросхемы 6х2НЕ

если используете не все секции, то остальные входы должны быть подтянуты к земле/питанию (для некоторых кмос, не помню каких). По ескд очень удобно в таблице показать, что пины такие на землю. В ад нужно вытащить все неиспользуемые секции и посадить входы явно. Нужно неиспользуемые секции вытаскивать на схему. Это тоже коряво. Как вы в таких случаях поступаете?

[musa 15]

Как вы в таких случаях поступаете?

 

Секцию питания совершенно необязательно рисовать квадратиком. Можно нарисовать две линии со стрелочками на концах и указанием текстом к каким выводам они подключаются. Расстояние между линиями сделать такими чтобы между ними можно было бы поставить конденсатор по питанию.

 

Если выводы свободной секции вы соединяете и к чему нибудь подключаете то однозначно их нужно показывать на схеме. Это вам не бумага. В САПР нужно все указывать явно. Ну и опять же при необходимости свапинга секции должны существовать явно.

[epselon 0]

Всем привет почему когда в схематике делаешь копирование (перетаскиванием через шифт) элементов

например стоят два резистора R1 и R2 --- выделяем оба и перетаскиваем через шифт появляются R2 и R3, но R2 уже есть на схеме, почему Altium это не учитывает?

[Uladzimir 96]

Это ни на что не влияет. Все равно аннотацию надо делать.

Делайте копированием, установив флаг сброса Десиганатора -- будут с вопросами. Но все равно это требует аннотации

[musa 15]

Подскажите как в схематике подключить собственоручно сделануюю форматку

[Uladzimir 96]

Design/Template

[Koluchiy 0]

Граждане, помогите.

 

Сами мы не местные, и разработкой плат уже лет 15 как не занимаемся :).

Но! Нужно из Altium Designer 18 сделать вот какую вещь.

 

Есть в схеме микросхема FPGA, еще и разделенная на несколько кусков (питание отдельно, земля отдельно, ну и т.д.).

Надо ее экспортировать в какой-нибудь табличный файл (excel, текстовый с пробелами, как угодно).

 

Желательно со следующей структурой столбцов:

"Название пина"||"Название цепи"||"Номер пина"

 

Кто-то говорил, что можно прямо verilog экспортировать, но это и не так чтобы надо, да и требования к созданию компонента выше (прописывать input-output и т.д.).

 

В общем, буду рад любой помощи.

[Uladzimir 96]

открыть схему

Design/Netlist for Project

И пробовать все форматы. Какой нибудь вам подойдет

[juvf 17]

При компиляции много ворнингов. Что они означают?

[peshkoff 38]

смотреть что там в альтернативном варианте