[ScrewDriver 0]

Появилась задача: сформировать тактовый сигнал для ЦАП и схемы цифровой обработки, с весьма некруглой частотой, ну например 107,76 МГц и, скажем так, хорошими шумами, из опоры 10 МГц (морионовский малошумящий термостатированный опорник). И есть большое желание обойтись без внешнего ФАПЧа отдельной микросхемой, потому что по ряду причин подходит нам только 1288ПЛ1У, и применение ее для формирования монохромата на такой низкой частоте - это как-то из пушки по воробьям, как мне кажется.

 

Поэтому есть идея, реализовать цифровую часть ФАПЧ - счетчики-делители и ИЧФД - на той же ПЛИС (Virtex4), на которой и крутится вся обработка. И внешний кольцевой пассивный ФНЧ, и аналоговый ГУН на 107,76 с оквадрачивателем синуса на малошумящем компараторе.

 

Использование внутренних PLL данной ПЛИС ограничено двумя причинами - опору ей нужно минимум 32 МГц, а у нас по факту 10 - то есть надо городить отдельное устройство умножения опоры; кроме того, расчетный джиттер полученного таким образом тактового сигнала обработчиков не удовлетворяет.

 

Никто на практике не пробовал соорудить подобную систему? Насколько плохого или, надеюсь, хорошего джиттера можно ожидать от счетчиков и фазовых детекторов на четвертом виртексе? Всё-таки оно неспециализировано под такие "малошумящие" задачи. О чем косвенно говорит плохой джиттер встроенной PLL.

 

Если сообщество посчитает, что игра стоит свеч и можно пробовать делать прототип - со своей стороны обещаю озвучить результаты отработки.

 

Если кто-то делал и отказался от такого решения - прошу сообщить причины, чтобы нам не тратить зря время на заведомо непроходной вариант.

Изменено 22 ноября, 2016 пользователем ScrewDriver

[Tpeck 0]

Появилась задача: сформировать тактовый сигнал для ЦАП и схемы цифровой обработки, с весьма некруглой частотой, ну например 107,76 МГц и, скажем так, хорошими шумами, из опоры 10 МГц (морионовский малошумящий термостатированный опорник).

 

Точно для ЦАП?

[ScrewDriver 0]

Точно для ЦАП?

И для АЦП тоже, а какая разница?

[vfo 0]

Только если нужно получить хорошие результаты, ФД всё равно внешний ставить надо, иначе грязное питание FPGA будет доминировать над всеми остальными факторами.

[Tpeck 0]

И для АЦП тоже, а какая разница?

 

 

Гигантская :)

Все зависит от того какую систему вы делаете. От избирательности по соседнему каналу, блокирующий помехи, рабочему отношению С/Ш, скорости передачи данных и еще много чего.

PS Ставьте отдельную микросхему.

[ScrewDriver 0]

Гигантская :)

Все зависит от того какую систему вы делаете. От избирательности по соседнему каналу, блокирующий помехи, рабочему отношению С/Ш, скорости передачи данных и еще много чего.

Это не мои задачи - моя задача обеспечить цифровикам такт, такой, который их устроит. Они там что-то посчитали, промоделировали, на картах раскинули - и говорят, что им нужно 1,5 пикосекунды джиттера, а встроенный PLL виртекса и близко к этой величине не колебался.

 

PS Ставьте отдельную микросхему.

Это очевидный правильный вариант, но хотелось бы попробовать скроить.

 

Только если нужно получить хорошие результаты, ФД всё равно внешний ставить надо, иначе грязное питание FPGA будет доминировать над всеми остальными факторами.

 

Тогда теряется красота решения, потому что всё равно появляется недешевый дополнительный внешний корпус. Но я понял вашу мысль, спасибо, надо будет обдумать.

[Tpeck 0]

Это не мои задачи - моя задача обеспечить цифровикам такт, такой, который их устроит. Они там что-то посчитали, промоделировали, на картах раскинули - и говорят, что им нужно 1,5 пикосекунды джиттера, а встроенный PLL виртекса и близко к этой величине не колебался.

Тогда о чем разговор?

Даже если бы встроенный PLL удовлетворял по джиттеру, крайне не желательно его использовать для тактирования АЦП.

[ScrewDriver 0]

Тогда о чем разговор?

Разговор о том, делал ли кто-нибудь ФАПЧ с цифровой частью на ПЛИС, включая ФД, и внешним аналоговым ГУН. Если удачно - каких параметров удалось достичь, если неудачно - во что уперлись.

 

Даже если бы встроенный PLL удовлетворял по джиттеру, крайне не желательно его использовать для тактирования АЦП.

Если бы встроенный PLL удовлетворял - его бы и использовали, без вариантов. Даже если бы он был немного хуже, чем требуется - его бы использовали. Если бы он был сильно хуже - его бы, скорей всего, всё равно использовали, как-нибудь бы вывернулись. Проблема в том, что он не подходит совсем.

[VCO 0]

Микросхема ФАПЧ не столь цифровая, сколь аналоговая.

Опять же, изоляция от других схем ПЛИС отсутствует...

[Corner 0]

Пробовал делать и ФАПЧ и ЧАПЧ для ГУН на ПЛИС. Результаты удручающие. Из-за слишком шумных триггеров, шумовая дорожка годится, максимум, для 8 бит ЦАП. АЦП можно даже не пытаться.

Более лучшие результаты получаются интегрированием фазовой ошибки и выдачи поправки на ЦАП в петле, вместо интегратора. ЦАП 10 бит или АЦП 8 бит работают вполне сносно. Для большего разрешения только внешняя МС синтезатора.

Для 14... 16 бит не всякий внешний синтезатор вообще подходит.

Джиттер 1,5 пс это еще нормальный. Вот когда хотят 100 фс или лучше, тогда приходится корячиться на рассыпухе.

Изменено 23 ноября, 2016 пользователем Corner

[ScrewDriver 0]

Пробовал делать и ФАПЧ и ЧАПЧ для ГУН на ПЛИС. Результаты удручающие. Из-за слишком шумных триггеров, шумовая дорожка годится, максимум, для 8 бит ЦАП. АЦП можно даже не пытаться.

Ого, здорово, что есть люди, уже ходившие этой дорогой. А какую именно ПЛИС применяли и с какой частотой ИЧФД работал, расскажите, пожалуйста!

 

Более лучшие результаты получаются интегрированием фазовой ошибки и выдачи поправки на ЦАП в петле, вместо интегратора. ЦАП 10 бит или АЦП 8 бит работают вполне сносно.

То есть это та схема, которую рекомендуют ксайлинксы для DPLL: https://www.xilinx.com/support/documentatio...tes/xapp854.pdf?

 

Для большего разрешения только внешняя МС синтезатора.

Для 14... 16 бит не всякий внешний синтезатор вообще подходит.

Джиттер 1,5 пс это еще нормальный. Вот когда хотят 100 фс или лучше, тогда приходится корячиться на рассыпухе.

Нет, про фемты тут конечно даже речь не идет, хоть бы единицы пикосекунд получить. АЦП 14р, в обработку пойдут все 14, но потом где-то там у ней внутре по мере обработки разрядность усекается сначала до 12, потом до 8 и вообще на входе субдискретизация и еще очень много умных слов, которые я понимаю только по-отдельности.

 

 

Микросхема ФАПЧ не столь цифровая, сколь аналоговая.

Опять же, изоляция от других схем ПЛИС отсутствует...

 

У ФАПЧа все счетчики цифровые, это и хотелось бы использовать. По изоляции да, с ядром ничего не поделаешь, но выделенный для этого банк IO можно и нужно попробовать запитать с фильтрацией по аналогии с питанием PLL-блоков ПЛИС.

[vfo 0]

Тогда теряется красота решения, потому что всё равно появляется недешевый дополнительный внешний корпус. Но я понял вашу мысль, спасибо, надо будет обдумать.

74HC4046 недешевый корпус?

И вот ещё что. Уже пару лет производится коротковолновый трансивер ICOM IC-7300, первый промышленный массовый, построенный как DUC/DDC. Так вот в нём в нарушение всех обсуждаемых принципов, АЦП типа LTC2208-14 получает клок от FPGA, причём судя по схеме, явно используется внутренняя PLL. И всё работает, и вполне прилично. Результаты замеров есть, схемы и платы не секрет, посмотреть можно. Как так получается?

Изменено 23 ноября, 2016 пользователем vfo

[magnum16 0]

Посмотрите http://www.aholme.co.uk/Frac3/Main.htm

[ScrewDriver 0]

74HC4046 недешевый корпус?

Боюсь, что не смогу найти его аналог в металлокерамике, в спецстойком исполнении.

Я ведь не от хорошей жизни крою. Не было бы ограничений по исполнению - сразу бы поставил ADF4351, сунул бы с него дифсигналы на LVDS-порт ПЛИС и забыл бы о проблеме.

 

И вот ещё что. Уже пару лет производится коротковолновый трансивер ICOM IC-7300, первый промышленный массовый, построенный как DUC/DDC. Так вот в нём в нарушение всех обсуждаемых принципов, АЦП типа LTC2208-14 получает клок от FPGA, причём судя по схеме, явно используется внутренняя PLL. И всё работает, и вполне прилично. Результаты замеров есть, схемы и платы не секрет, посмотреть можно. Как так получается?

Не нашел схему с подключением АЦП:

Not everything is revealed, the RX-ADC is still a blank rectangle although many suspect the LTC2208/16 is used.

 

Однако "вполне прилично" для аудиосигнала может отличаться от "вполне прилично" для мегабитной радиолинии.

 

Впрочем, для ICOM приблизительно понятно. Я думаю, что они для верхней частоты диапазона 70МГц перекачивают LTC2208 до 150МГц такта, обычно АЦП приличных фирм на 10% легко разгоняются; таким образом они цифруют сигнал, не обманывая Котельникова, а поскольку сигнал узкополосный - могут уже оцифрованный сигнал вычистить сколь угодно квадратным (в пределах разумного) цифровым фильтром. И на слух, ни приборами никаких паразитов в выходном НЧ сигнале не будет даже видно, несмотря на то, что сам такт АЦП может быть относительно грязным.

При оцифровке с субдискретизацией всё это попадет в полосу нашего сигнала...

 

 

Посмотрите http://www.aholme.co.uk/Frac3/Main.htm

 

Отлично, это почти наш случай, спасибо большое!

[Plain 175]

ПЛИС только как делители, которые отвязать от внешней 564ГГ1 парой внешних синхротриггеров, 5584 наверное.