-
Постов
3 102 -
Зарегистрирован
-
Посещение
-
Победитель дней
16
Весь контент StewartLittle
-
Откомпилировать исходники библиотек Gowin для используемого Вами симулятора. Aldec я никогда не использовал, поэтому не могу сказать, как этого достичь мышкованием. А для Mentor'а - пожалуйста.
-
ИМХО, Вы не с того конца начинаете задачу решать. Сперва определитесь с требованиями задачи, а не подгоняйте их под какую-то ЭКБ. Возьмем, к примеру, скрайбинг. Ну, покажет он Вам, что у Вас сбой в проекте. Ну, перезагрузите Вы проект в ПЛИС после этого. Данные-то на время от возникновения сбоя до перезагрузки будут испорчены или потеряны. Критично это для вашего проекта или нет? А если у Вас ТЗЧ летают, как мухи - то не получится ли, что скрайбинг будет постоянно перезагрузку ПЛИС передергивать? И таких нюансов много.
-
А у Xilinx в 7 серии есть TMR ??? Почитайте хотя бы обзоры, ссылки на которые Вам выше дали. И в конце концов, определите Ваши требования по радстойкости. Иначе все это вырождается в разговор в пользу бедных.
-
Нет !!! Не путайте теплое с мягким!
-
Потому, что в Вашем переводе так было написано 😎 См. стр. 47, таблицу 48 UG030003 Compact Series CPLD Clock Resources Clock PLL User Guide_innek.pdf
-
Лэттисовское семейство Certus-NX. Эти ПЛИСы выпускаются по технологии FD-SOI (по нашему - Кремний-на-Изоляторе, КнИ), радстойкость у которой значительно выше, чем у обычной Bulk Silicon (т.е. технологии объемного кремния, на наши деньги). Другой вопрос, что понимать под "относительной радстойкостью" :) Например, истинные флэшовые FPGA (обратите внимание - именно истинно флэшовые, а не SRAM-based со встроенным конфигурационным Flash-ПЗУ !!!) обладают большей стойкостью по сравнению с SRAM-based. Посмотрите какие-нибудь ProASIC3 или младшие PolarFire от Microchip/Microsemi/Actel.
-
Не, там нет аппаратного D-PHY. Там говорится о поддержке интерфейсов MIPI в банках IO (ну и указанная скорость на это как бы намекает 🙂)
-
"Изучайте матчасть" (c) :) У MAX 10 защита проекта осуществляется шифрованием битстрима (AES со 128-битным ключом). Ключ прошивается отдельно, в энергонезависимую память. Для этого в лицензии квартуса должна присутствовать соответствующая фича. Смотрите в хендбуке MAX 10 параграф 2.2.2.1. AES Encryption Protection max10-handbook.pdf
-
Вы уверены, что у MAX 10 есть Security Bit ???
-
Залил на ftp Gowin EDA v1.9.9Beta-5: ./upload/FPGA/_Gowin_/v1.9.9Beta-5 Из интересного: 1. Появилась поддержка новых подсемейств GW5AS и GW5AR; 2. Для всех GW5 появилась поддержка серийных микросхем ("не ES"), спидгрейды C1/I0 (это "помедленнее") и C2/I1 (это "побыстрее"). RN100-1.9.9 Beta-5E_Gowin Software Release Note-1.pdf
-
Можно и по английски. Я попробую (тут главное - попасть на правильного человека). О результатах сообщу.
-
Справедливости ради надо отметить, что в iCEcube2 имеется два синтезатора - Synplify Pro и Lattice LSE (правой кнопкой мыши по Synthesis Tool , и там Select Synthesis Tools). Кстати, для мелких ПЛИС'ов QoR LSE очень часто бывает заметно лучше, чем у Synplify.
-
Покрутил в PDS версий v2022.2-sp3 и v2022.2-sp4.2 и так, и этак - боюсь, что в данном примере придется с этим предупреждением смириться. ИМХО, предупреждение довольно странное. В проекте инстанциируется OSC, плейсер его совершенно законно размещает в локации OSC_11_174, но при этом предупреждает о не оптимальном расположении 8(. Ну так а куда же еще размещать GTP_OSC_E2, как не в сам аппаратный модуль OCS ??? Причем, даже если в Physical Constraint Editor вручную приколотить гвоздями GTP_OSC_E2_inst/gateop к OSC_11_174, то плейсер все равно выдает это предупреждение. Так что остается относиться к этому предупреждению как к фиче PDS. Ну или как к тонкому намеку на то, что OSC не является оптимальным источником тактового сигнала для ПЛИС 🙂
-
Насколько я помню, аппаратного D-PHY там нет. Если нужен аппаратный D-PHY, и хочется применить китайские ПЛИС, то смотрите на GW5A/AT от Gowin (платы для них уже есть, но сами микросхемы имеются пока только в виде инженерных образцов).
-
Я ведь упомянул не только Sipeed, но и WCH - который и является самым что ни на есть чипмейкером.
-
Aliexpress - он большой... И результат, ИМХО, там сильно зависит от магазина. Одно дело, если покупать в официальных магазинах, например того же Sipeed или WCH. И совсем другое, если в каком-нибудь нонеймовом "Сунь-Вынь" ...
-
Увы... У Gowin европейская штаб-кавартира находится в Великобритании, так что... На все попытки прямого обращения в китайский саппорт следует отсылка в Лондон. И тем не менее, можно попробовать! Засылайте максимально подробный баг репорт в личку. А там уж как получится.
-
ADC можно инстанциировать в виде текста в исходнике. Посмротрите примеры из PDS.
-
Это синопсисовская сетевая лицензия (известная). А интересует, как я понимаю, формат сетевой лицензии для PDS.
-
У Вас возникает ошибка при обращении в JTAG-серверу. Сколько квартусов у нас на компе установлено? Если несколько разных версий (да еще под виндой), то они могут мешать друг другу. К примеру, Вы запускаете одну версию квартуса, а JTAG-сервер запущен от другой.
-
Залил на ftp PDS v2022.2_sp4.2 с Synplify: ../upload/FPGA/_PangoMicro_/PDS_2022.2_sp4.2_synplify/
-
Да, GW5Axx GW1N и GW2A - это 55 nm
-
Залил на ftp PSD 2022.2-SP4.2_ADS : ../upload/FPGA/_PangoMicro_/PDS_2022.2-sp4.2_ads/ Обращаю внимание - это версия с ADS (когда получу с синплифаем, залью тоже).
-
Залил на ftp Gowin EDA v1.9.9Beta-4 : ./upload/FPGA/_Gowin_/v1.9.9Beta-4 RN100-1.9.9 Beta-4E_Gowin Software Release Note.pdf
-
"Голый" FT2232HL подойдет :) У нас есть готовые программаторы на FT2232HL, со встроенной гальванической изоляцией. Напишите в личку.