skyvmicro

Входное, выходное, дифференциальное сопротивления определяются как отношение dU/dI. Вот и определите аналитически или опытным путем, а лучше аналитически и подтвердите это опытом, что создавая приращение тока в нагрузке вы получите соответствующее приращение напряжения, которое и обусловлено искомым сопротивлением.

Так, ради интереса, а какой оптрон использован?

Предлагаю измерить уровень напряжения К-Э на выходе оптрона (дарлингтона) в двух случаях, когда 0 и 1. И посмотрите, на всякий случай, в DS предельные значения логических уровней на входе вышего МК. Довольно смелое решение, с учетом худшего сочетания всех возможных параметров, подключать выход дарлингтона на вход логической микросхемы с напряжением 5В. По поводу контроля разобщенности цепей может быть вариант с подключением цепи содержащей источник напряжения и ограничивающий резистор к разобщенным цепям (между первичкой и вторичкой). Если цепи развязаны, то тока практически нет. При завязке на к.з. или Rут. будет протекать соответствующий ток.

Постараюсь объяснить базовый принцип выбора режима насыщения биполярного ключа на примере более наглядных характеристик для транзисторной сборки 2ТС622. Относительно исходного примера суть дела ничуть не меняется. Наш исходный параметр это ток коллектора. На среднем графике приведена зависимость Uк-э нас. от тока коллектора при определенном отношении Ik/Ib. Самое главное и основное в этом рисунке это то, что производитель гарантирует нам значение параметра Uк-э нас. Другими словами, мы гарантировано получаем режим насыщения с параметром Uк-э нас., если будем находится в рабочей области производителя. Сразу добавлю, что на этих графиках могут быть дополнительно отображены предельные зависимости от температуры. Для нашего тока коллектора 100ма находим, что выдерживая отношение Ik/Ib от 20 до 5 мы гарантированно получим Uк-э нас. не более 0.5В, а это и есть режим насыщения. При этом ток базы получается в диапазоне от 5 до 20 ма. Из первого графика видно, что h21э (при токе 100ма) имеет значение порядка 55. В итоге мы берем ток базы не просто с каким-то запасом, а конкретно тот, который обеспечивает ключевой режим.

Время выхода ключа из режима насыщения зависит от соотношения тока коллектора и тока базы это так, но часто требуется просто надежно открыть ключ. В технических характеристиках на транзистор, как правило, приводятся статические характеристики для режима насыщения, т.е. зависимость Uк-э нас. от тока коллектора. При этом характеристики снимаются для различных коэффициентов насыщения (Iк/Iб). Его значение может быть от 5 до 20 и оно всегда меньше h21э (статического коэффициента передачи). Вот по этим характеристикам Вы и должны определиться с необходимой и достаточной величиной тока базы. Даже при отсутствии характеристик производитель всегда приводит максимальное значение Uк-э нас. для определенного режима. Вот пример характеристик на биполярные транзисторы BCX54 ...- BCX56... https://www.infineon.com/dgdl/Infineon-BCX5...11589d20fda0368 См. стр.2 и график Collector-emitter saturation voltage. DC current gain IC= 500 mA, VCE= 2 V hFE 25 - - Collector-emitter saturation voltage IC= 500 mA, IB= 50 mA VCEsat - - 0.5V

По поводу хороших, плохих плат и экспериментов согласен. Добавлю, что это просто спасательный круг. Сравнение работы с условным эталоном всегда облегчает поиск проблемных моментов. В качестве драйвера используем KSZ8873. При тестировании Modbus TCP/IP мастером в Wireshark заметно достаточное количество повторных запросов мастера, т.е. похоже некоторые запросы не принимаются MACом контроллера. В условно эталонной плате этого нет. Осциллограф особых различий в сигналах на шине RMII ничего не показал. Однопроцентный резистор у нашего phy есть. Его номинал 11.8к, но в схеме его прозвонить не получается. Прибор показывает около 5-6к. По поводу первой гармоники резонатора надо будет уточниться. При первом включении новых плат обнаружили такую особенность. Сбои в работе Ethernet уменьшились, и достаточно заметно, после того как положили плату под лампу накаливания дневного света и хорошо прогрели ее. Первая версия пала на кварц. Просмотрели осциллографом сигналы на шине RMII в двух платах. Явных отличий не обнаружили. Пристальный осмотр трассировки, в части стыковки phy и CPU, выявил некоторые отличия. На рисунках приведен фрагмент с различными расстояниями между цепью RX_D0 и MD_IO. На старой плате это расстояние больше, а RX_D0 это цепь приема данных. По цепи MD_IO идет пакет каждые 10 мс. Его гоняет драйвер стека TCP/IP. Наши эксперименты похоже начнутся с ковыряния в печатной плате. Спасибо за поддержку.

Всем привет. Есть две партии плат. На одной Ethernet работает, а на другой нет (работает, но с постоянными сбоями). Отличий в схемах, топологии и элементах нет. В железо пока не лезем, делаем предварительный анализ. Пока заметили небольшие отличия в маркировке кварцевых резонаторов smd ф.Geyer, которые применяем в контроллере Ethernet. На одном имеем маркировку: 25.0 RG5 5C На другом: 25.0 RG5 7A Интересуют последние два символа.

Синфазную помеху, например в первичке, логичнее сбрасывать не на вторичные цепи, а вроде как на корпус.

Всем привет. Есть небольшой вопрос по использованию преобразователей DC/DC малых мощностей (от 1 до 6 Вт). В документации на источник 6 Вт приведена типовая схема использования. И у меня возник вопрос, а для чего нужны конденсаторы, которые соединяют первичные и вторичные цепи? Разве от этого вторичное питание будет лучше, если мы туда сбрасываем грязь? Почему таких схем нет (может я просто не видел) для источников малых мощностей 1 Вт?

Понятно, спасибо.

Нужно просто скопировать проект из одной ПЛИС и загрузить его в абсолютно аналогичную. Спасибо.

Всем доброго дня. Мне необходимо выгрузить (прочитать) проект из ПЛИС EPM7192SQC160. Она уже снята с производства. В Quartus 12.1 пытаюсь прочитать проект через byteblaster usb, но не могу этого сделать, т.к. кнопка чтения не активна. Прошу дать консультацию как это возможно сделать?

Исходя из Вашего опыта какие из конкретных требований ТЗ (по стойкости к помехам) Вы проверяли на соответствие с помощью самодельных генераторов (напильников, пьезозажигалок, зуммеров на релюшках и пр.)? Эти испытания похоже делают все.

Вот интересно, до того как Вы отдаете устройство в аттестованную лабораторию есть хоть приблизительное понимание в каком из 5-ти приведенных Вами пунктов окажутся результаты проверки? Или это всегда полная неопределенность. Перед тем как нести уже готовый прибор на испытания Вы предварительно сами ничего не делаете в части проверки соответствия требованиям ТЗ по помехам? Если нет, то мне кажется это очень смело.

Отправляя прибор на проверку, разработчик четко представляет и понимает какие конкретно воздействия должны быть сформированы на испытаниях. Меня собственно более интересовало то, что надо сформировать, а не чем. Этот этап возможно назвать предварительным тестированием или лабораторными испытаниями, как Вы об этом написали, но при этом желательно максимально приблизиться к необходимым параметрам проверки. Спасибо.

Спасибо за ГОСТы и советы, но больше интересуют конкретные примеры. Подозреваю, что их не так уж много.

Всем доброго дня. Вопрос по испытаниям коммуникационных интерфейсов приборов на устойчивость к различного рода помехам. К примеру, имеем канал RS485 c гальванической развязкой, который работает на скорости 115200 бод с протоколом modbus RTU master/slave или CAN c развязкой (скорость от 50 до 1000кГц). Линия связи до 10 метров. Приборы устанавливаются в силовых преобразовательных шкафах. Прошу поделиться опытом кто и как испытывает функционирование каналов связи приборов в условиях помех. Чем формировать эти помехи? По каким критериям оценивать функционирование в этих условиях?

Привет. Вопрос по применению 3-х портового коммутаторов KSZ8863/73. На самодельной плате два порта коммутатора PHY1 и PHY2 идут на внешние разъемы Ethernet, а третий на MAC контроллера. Надо получить два независимых канала, т.е. все, что пришло по PHY1 и PHY2 идет только в CPU в соседний канал при этом ничего не передается. При передаче ответы идут только на тот PHY откуда получили запрос. Режим Tail Tagging позволяет понимать откуда что пришло и управлять куда надо передавать. Какие еще дополнительные настройки необходимо сделать в коммутаторе для этого режима?

Мастер I2C действительно имеет проблемы, но в Errata приведено вполне нормальное решение. В итоге у меня полностью рабочий мастер I2C, который управляется библиотечными функциями. Хотя был момент, когда порывался писать софт-реализацию. Один канал UART стандартно используется для связи с HMI по протоколу modbus. Особых проблем там нет. Дополнительно в системе работает канал CAN на скорости 1Мbit. Работает пока все стабильно. Конфигуратор HARMONY хорошо помогает в настройках железа и софта. Первоначально использовали CPU PIC32MZ...EC..., но у него АЦП никакой. Перешли на CPU PIC32MZ...EF... там обещают полноценный модуль. Большой объем памяти программ и данных нужен для встроенных программных стеков Ethernet, USB и т.п. Пример проекта WEB сервера запустил. Вполне прилично выглядит. Возможностей у камня много.

Привет. На самодельной плате установлен KSZ8873Rll. Подключение выполнено по аналогии с отладочной платой. При подаче питания есть нормальный выход 1.8В внутреннего стабилизатора. Проверил управление питанием микросхемы по входу PWRND (вывод 16 Chip power down input (active low)). Двумя подтягивающими резисторами (на выводах 60, 61) задается SMI/MIIM-mode при включении питания. На линиях SCL_MDC и SDA_MDIO осциллографом вижу цикл запроса от МК (в соответствии с документацией), но в ответ ничего нет от KSZ8873Rll. Пробовал читать порт 1, 2 и регистр 0, 1, 2. Глухо как в танке. В чем может быть проблема?

Всем доброго дня. Нужна консультация по применению стека TCP/IP. Есть самодельная плата с CPU (Microchip, Atmel, NXP не принципиально ) к которому подключен по SPI контроллер Ethernet. В настоящий момент используется PIC33 и стек TCP/IP от Microchip. Планируется добавить еще один канал, но по предварительному своему разумению прихожу к мысли, что без редактирования исходников данного стека не обойтись. Вопрос собственно такой, а позволяет ли стек TCP/IP от Microchip обработать одним CPU два канала Ethernet. Как в этом плане у LWIP.

В книге Перельройзена (название позабыл) есть пример построения 8-ми разрядного ядра на VHDL.

В Вашей тестовой задаче должен быть только один единственный обработчик. Для этого случая приоритет не должен влиять на время входа в обработчик или его влияние должно быть незначительным. Data Sheet что рассказывает по данному вопросу?

А какое время входа в обработчик Вам необходимо иметь и почему? У dsPIC33, к примеру, это время порядка 5-ти тактов CPU. Входной фильтр вывода там не дает случайно задержку?

А что еще мне сделать за Вас. Вы считаете, что моделирование это взять непонятно откуда на свой страх и риск элемент и промоделировать непонятно что и для чего. Результаты такого подхода удовлетворят радиолюбителя и сомневаюсь, что они приемлимы для профессионала и тем более для разработчика аппаратуры. Поясню кратко для ясности. Схему или функциональный узел недостаточно моделировать в номинальном режиме. Необходимо определиться с возможным худшим сочетанием параметров элементов схемы и их влиянием на режим работы устройства. Пассивным элементам для расчета худнего случая просто задают предельные значения в соответствии с допусками (технологическими, временными, температурными и т.п.). Сложнее с моделями. Здесь надо выбрать элемент с худшим сочетанием параметров и получить для него соответствующие параметры модели. Например, при определенном токе базы насыщения из ТУ имеем диапазон допустимых значений Uб-э нас. И для одной схемы необходимо взять для худшего случая наименьшее значение Uб-э нас, а для другой схемы наоборот наибольшее. Какое значение брать в каждом конкретном случае должен уметь определить разработчик или хотябы иметь желание этому учиться. Моделирование такой схемы даст более достоверные результаты. К чему собственно и стремимся.