Gate

Вот третье издание SystemVerilog for Verification.pdf

Мне кажется, здесь объяснено поведение компилятора https://m.habr.com/post/114117/

Соглашусь с Raven - вполне приличный инструмент. Мы его используем для структурирования дизайна и для создания fsm. И не могу сказать, что часто валится.

У меня еще для рефлексиса в работающем дизайне есть строки: set_global_assignment -name VCCT_L_USER_VOLTAGE 1.0V set_global_assignment -name VCCT_R_USER_VOLTAGE 1.0V set_global_assignment -name VCCR_L_USER_VOLTAGE 1.0V set_global_assignment -name VCCR_R_USER_VOLTAGE 1.0V set_global_assignment -name VCCA_L_USER_VOLTAGE 3.0V set_global_assignment -name VCCA_R_USER_VOLTAGE 3.0V set_global_assignment -name POWER_HSSI_VCCHIP_LEFT "Opportunistically power off" set_global_assignment -name POWER_HSSI_VCCHIP_RIGHT "Opportunistically power off" set_global_assignment -name ENABLE_DRC_SETTINGS ON set_global_assignment -name DISABLE_OCP_HW_EVAL ON set_instance_assignment -name IO_STANDARD HCSL -to refclk_clk set_instance_assignment -name XCVR_REFCLK_PIN_TERMINATION DC_COUPLING_EXTERNAL_RESISTOR -to refclk_clk set_instance_assignment -name IO_STANDARD LVDS -to reconfig_xcvr_clk_clk set_instance_assignment -name IO_STANDARD "2.5 V" -to perstn #set_instance_assignment -name IO_STANDARD "1.5 V" -to local_rstn set_instance_assignment -name IO_STANDARD "1.5-V PCML" -to pcie_256_hip_avmm_0_hip_serial_rx_in0 set_instance_assignment -name IO_STANDARD "1.5-V PCML" -to pcie_256_hip_avmm_0_hip_serial_rx_in1 set_instance_assignment -name IO_STANDARD "1.5-V PCML" -to pcie_256_hip_avmm_0_hip_serial_rx_in2 set_instance_assignment -name IO_STANDARD "1.5-V PCML" -to pcie_256_hip_avmm_0_hip_serial_rx_in3 set_instance_assignment -name IO_STANDARD "1.5-V PCML" -to pcie_256_hip_avmm_0_hip_serial_rx_in4 set_instance_assignment -name IO_STANDARD "1.5-V PCML" -to pcie_256_hip_avmm_0_hip_serial_rx_in5 set_instance_assignment -name IO_STANDARD "1.5-V PCML" -to pcie_256_hip_avmm_0_hip_serial_rx_in6 set_instance_assignment -name IO_STANDARD "1.5-V PCML" -to pcie_256_hip_avmm_0_hip_serial_rx_in7 set_instance_assignment -name IO_STANDARD "1.5-V PCML" -to pcie_256_hip_avmm_0_hip_serial_tx_out0 set_instance_assignment -name IO_STANDARD "1.5-V PCML" -to pcie_256_hip_avmm_0_hip_serial_tx_out1 set_instance_assignment -name IO_STANDARD "1.5-V PCML" -to pcie_256_hip_avmm_0_hip_serial_tx_out2 set_instance_assignment -name IO_STANDARD "1.5-V PCML" -to pcie_256_hip_avmm_0_hip_serial_tx_out3 set_instance_assignment -name IO_STANDARD "1.5-V PCML" -to pcie_256_hip_avmm_0_hip_serial_tx_out4 set_instance_assignment -name IO_STANDARD "1.5-V PCML" -to pcie_256_hip_avmm_0_hip_serial_tx_out5 set_instance_assignment -name IO_STANDARD "1.5-V PCML" -to pcie_256_hip_avmm_0_hip_serial_tx_out6 set_instance_assignment -name IO_STANDARD "1.5-V PCML" -to pcie_256_hip_avmm_0_hip_serial_tx_out7 set_instance_assignment -name XCVR_VCCR_VCCT_VOLTAGE 1_0V -to pcie_256_hip_avmm_0_hip_serial_rx_in0 set_instance_assignment -name XCVR_VCCR_VCCT_VOLTAGE 1_0V -to pcie_256_hip_avmm_0_hip_serial_rx_in1 set_instance_assignment -name XCVR_VCCR_VCCT_VOLTAGE 1_0V -to pcie_256_hip_avmm_0_hip_serial_rx_in2 set_instance_assignment -name XCVR_VCCR_VCCT_VOLTAGE 1_0V -to pcie_256_hip_avmm_0_hip_serial_rx_in3 set_instance_assignment -name XCVR_VCCR_VCCT_VOLTAGE 1_0V -to pcie_256_hip_avmm_0_hip_serial_rx_in4 set_instance_assignment -name XCVR_VCCR_VCCT_VOLTAGE 1_0V -to pcie_256_hip_avmm_0_hip_serial_rx_in5 set_instance_assignment -name XCVR_VCCR_VCCT_VOLTAGE 1_0V -to pcie_256_hip_avmm_0_hip_serial_rx_in6 set_instance_assignment -name XCVR_VCCR_VCCT_VOLTAGE 1_0V -to pcie_256_hip_avmm_0_hip_serial_rx_in7 set_instance_assignment -name XCVR_VCCA_VOLTAGE 3_0V -to pcie_256_hip_avmm_0_hip_serial_rx_in0 set_instance_assignment -name XCVR_VCCA_VOLTAGE 3_0V -to pcie_256_hip_avmm_0_hip_serial_rx_in1 set_instance_assignment -name XCVR_VCCA_VOLTAGE 3_0V -to pcie_256_hip_avmm_0_hip_serial_rx_in2 set_instance_assignment -name XCVR_VCCA_VOLTAGE 3_0V -to pcie_256_hip_avmm_0_hip_serial_rx_in3 set_instance_assignment -name XCVR_VCCA_VOLTAGE 3_0V -to pcie_256_hip_avmm_0_hip_serial_rx_in4 set_instance_assignment -name XCVR_VCCA_VOLTAGE 3_0V -to pcie_256_hip_avmm_0_hip_serial_rx_in5 set_instance_assignment -name XCVR_VCCA_VOLTAGE 3_0V -to pcie_256_hip_avmm_0_hip_serial_rx_in6 set_instance_assignment -name XCVR_VCCA_VOLTAGE 3_0V -to pcie_256_hip_avmm_0_hip_serial_rx_in7

Начните с http://xillybus.com/tutorials/pci-express-...utorial-guide-1 и далее

Китайцы на bbs.eetop.cn регулярно выкладывают учебные материалы от синопсиса и каденса. Попробуйте скачать из этих форумов: http://bbs.eetop.cn/forumdisplay.php?fid=58 http://bbs.eetop.cn/forumdisplay.php?fid=47 http://bbs.eetop.cn/forumdisplay.php?fid=5

+1 Применительно к вопросу топикстартера: `ifndef MODEL_TECH код, который моделсим не видит, но видит синтезатор и все другие любопытствующие `endif Уже все разжевали и в рот положили :)

У меня было похожее игнорирование атрибутов в синплифае, пока я не заметил, что ";" в конце оператора должна ставиться после атрибута. Это в верилоге.

Не подходит - велик в реализации, большая разрядность результата. У биткойна, насколько я помню, используется sha256(sha256(data)). Чего-нибудь бы попроще...

Подскажите pls hash-функцию, которая занимала бы мало места и была бы достаточно быстрой. Задача выглядит следующим образом: есть пакеты данных, которые идентифицируются короткими (4-32 символа длиной) строками ascii. Всего строк может быть несколько тысяч. Хочется сделать такую схему: строка -> hash покороче -> CAM-память -> ... Хэш нужен покороче, чтобы не увеличивать САМ-память, 24 бита было бы хорошо. Первое, что пришло в голову, это сделать хэш вида {5-бит длина строки, 16-бит CRC} или просто вычислять CRC от строки с добавленным в конце байтом длины. Но у меня есть подозрение, что у разных строк CRC будет иногда совпадать, не для хэша он заточен. Может ли уважаемый all порекомендовать что-либо?

У них тоже нет eval

Нет ли у кого нибудь исходников/evaluation на hdl для поиграться или знаний в этом вопросе? Или - лучше - своей собственной разработки, которую можно довести до ума, купить и имплементировать? Есть коммерческие ядра, но evaluation version давать не хотят (просил у plda.com), а у dinigroup.com и hitechglobal.com нет evaluation. Может кто-то знает других производителей железного tcp/ip стека? Интересуют ядра с поддержкой 10G

Насколько помню, силабс использует компилятор от keil. У бесплатных версий кейла ограничение на 2 кб кода. Надо найти генератор лицензий для кейла и сделать лицензию.

Если Вы научитесь в своих лозунгах использовать знаки препинания, то сумеете привлечь к себе внимание не только ребят с горящими глазами, но и с хорошими мозгами, которые Вам, возможно, понадобятся (ребята, а не мозги).

У топикстартера довольно специальная тема вопроса - цифровая обработка импульсного сигнала после предусилителя, который формирует сигнал специальной формы. Такое используется в ядерной физике при обработке сигналов с полупроводниковых датчиков. Зачем такое с ФЭУ, я не совсем понимаю, т.к. разрешение будет мало. Есть вариант с быстрыми сцинцилляторами с временев высвечивания десяток нс, но там ацп ставят на гигагегц. Обычно наложенные импульсы отбрасывают. Что хочет спросить топикстартер, я не понял. Много информации по теме можно найти на http://www.amptek.com/ http://www.xia.com/ и поискать в гугле алгоритм "Moving Window Deconvolution" Обычно старт импульса фиксируют быстрым фильтром. Не совсем понимаю, как можно привязаться к базовой линии, поскольку она плывет в зависимости от загрузки.

Спасибо всем! Сейчас разбираюсь с microwave, для меня это сильно новая область :(

Уважаемые господа, не подскажете, в какой программе удобнее всего посчитать колебательный контур, протравленный на полиимидной пленке с двойной металлизацией - спиральная катушка + конденсатор. Интересует вычисление резонансной частоты, добротности в зависимости от геометрии. Спасибо. ps Забыл добавить, что частоты низкие, 50-200 кгц.

Тратят: http://www.rocketick.com/rocketsim http://www.deepchip.com/items/0523-04.html http://ganalog.com/

Уважаемый aht, если Вы все-таки сможете выложить новую версию SAED32, будет с чем экспериментировать.

Честно говоря, не понял Вашу мысль. Это нормально, что более точная библиотека в полтора раза быстрее и не имеет секции Internal Power для своих элементов? Мое изучении SAED32 привело меня к мысли, что, поскольку библиотеки учебные, ими особенно не занимаются. Упомянутые проблемы не единственные, которые я обнаружил. Может быть, исправление ошибок - часть учебного процесса :) К сожалению, для меня SAED32 - единственная доступная библиотека размером меньше 90нм (tsmc90 можно найти в интернете). Я просил в форуме выложить рабочие библиотеки на 65-40-28, но никто не откликнулся :(

В Петергофе, кроме фонтанов, еще расположены все естественнонаучные факультеты СПбГУ - физфак, матмех, примат. Автору рекомендую доехать до университетского комплекса и повесить объявления.

В дизайн ките синопсиса SAED32 есть библиотеки в формате NLDM и CCS, последние, как я понял, более точные. Дважды компилю дизайн, заменяя лишь библиотеку saed32hvt_tt0p85v125c.db, и наблюдаю следующую странную картину: 1. CCS вариант синтезится с требуемым клоком 1.4нс, NLDM вариант не проходит, слак -0.71нс. Первая библиотека быстрее на 50%? 2. report_power говорит, что NLMD вариант потребляет в 6 раз больше, чем CCS! В репорте для CCS колонка "Internal Power" для всех групп =0.0 Собственно вопрос: есть ли какие-нибудь особенности использования CCS-библиотек? Или эти библиотеки в SAED32 кривые? ps количество селлов и площади совпадают с 10% точностью.

Спасибо большое, но у нас с Вами возникла маленькая путаница. Я имел в виду EDK (библиотеку стандартных ячеек для цифровых схем), а Вы загрузили PDK (библиотеку для custom design). Наверное я не очень четко сформулировал свои потребности. Надо standard cell library на 65 и меньше под DC/ICC. Попробую, но пока таких не знаю. У меня почти все знакомые - фпгашники, это я один такой ренегат, пытаюсь перейти на другой уровень. Знаю, что несколько институтов в Питере являются членами европрактис, но вроде бы там в почете каденсовский маршрут. Да и не уверен я, что дадут.

Спасибо, FreePDK у меня есть. Если можно, положите пожалуйста, на ftp SAED_EDK.

Господа, не поделится ли кто-нибудь библиотеками для синопсисовского маршрута для 65 и/или 40/45 нм? Буду очень признателен. Так же не откажусь от SAED_EDK 28/32 нм, он распространяется свободно для университетов.