dmitry-tomsk

Другими словами - зачем тратиться, когда в России такие дешёвые инженеры?

Есть ещё и hls, он тоже позволяет работать со встроенными vivado корками, да и набор библиотек довольной большой. Пошаговая отладка на си гораздо понятнее для новичков, чем наборы диаграмм в hdl симуляторе.

Аналог variable внутри процесса на VHDL?

Вивадо сейчас плох, с 2017 версий только хуже. Они сейчас сильно задумались над качеством, новых версий нет уже давно. Синтез там смешали с имплементацией, всё затянуто. Но сами чипы лучше альтеровских по соотношению производительность-цена, топовые артиксы позволяют решать довольно серьёзные задачи при низкой стоимости, у альтеры такие задачи решаются дороже.

Начинающим нужно начинать с vivado ip integrtor, hls и матлабовского симулинка. После них, если и понадобится пару десятков строчек дописать на уровне триггеров и лутов, то уже без разницы какой-там язык. А по скорости разработки и сложности систем за такое короткое время никакой SV с ними не сравнится.

Спасибо

Пока переговоры ведём, а что, могут не дать? Thunderbolt 3 PCIe Expansion Chassis можно плату со свитчем вставить в целях подключения 4-х своих плат?

Ну да, для отладки так и сделаем. Но в изделии большой тираж нужен и минимум себестоимости. Контроллеры вроде интел делает, должно быть это что-то вроде усилителя-эквалайзера.

Добрый день! Кто-нибудь имел дело с thunderbolt интерфейсом? Что нужно, чтобы прикрутить через него плис по pcie?

В orcad есть fpga system planner, он генерирует и символы и схему с именами цепей по xdc файлу.

Коллеги, кто-нибудь использовал матлабовские hdl coder и vision hdl для разработки ядер по мат обработке изображений? На картинках вроде как даже встроенный логический анализатор теперь там есть. Как он по сравнению с hls?

Если кто уже использует nxg, может в курсе, где можно подробнее узнать про c nodes. Там куча типов данных и функций, а описание где?

Раньше у меня фифо занимало 44 bram (2018.1), теперь 61. Проект не собирается.

Через tcl может быть, но если через кнопки, то есть только меню назначить elf файл и всё. Если через sdk, то и назначать не надо, но sdk не работает с шифрованием прошивок.

Спасибо, с этим тоже не разбирался. Не знаю, как на любой, но если поменять что-то в программе микроблэйза и обновить прописанный в вивадо elf файл, вивадо всю прошивку считает испорченной и заново запускает и синтез и имплементацию, а надо то только битстрим переделать.

А не подскажите tcl команду для шифрования прошивок? Платы у заказчиков с разными ключами, нужно как-то один проект сделать с множеством вариантов ключей. Я пока вручную xdc файл с ключом подключаю и запускаю generate bitstream. При этом целый час вивадо заново всё имплементирует. Даже на пару десятков плат уже проблема ждать для обновления прошивок.

Отключайте autoupdate для иерархии когда работаете, особенно с ip integrator, будет быстрее.

Он под win10 ставится? Что-то у меня не работает. А есть возможность импорта named netgroup на схему из constraint manager?

эти аддоны доступны и в виде отдельных программ или web сервисов на сайтах тех же производителей. altium они выбирают потому что новые разработки проводятся в индии, индусы используют альтиум из-за экономических соображений.

Да, значение задержки подзабыл, но, тем не менее, при потоке 960 мбит у меня сейчас 13 tap-ов чистый сигнал без ошибок. А на каких частотах, по Вашему, работают ibis модели?

А почему пару, если шаг 13 ps?

Большая часть трасс до гигабита в секунду. А у Вас есть пример, где на такой частоте, например, динамическое выравнивание фазы диф пары даст ощутимый выигрыш на глазковой диаграмме? Я уже и на статическое выравнивание глаза закрываю в некоторых случаях, точность калибровки hs интерфейсов в ис делает его бесполезным.

У программистов есть понятие исходника. Так вот в svn они хранят как раз исходники, и используют svn в том числе и для выявления отличий в коде. Промежуточный мусор в виде отходов жизнедеятельности компиляторов они там не хранят. Так вот файлы плат альтиума и аллегро и есть исходники, мусор в аллегро тоже есть, его складировать не нужно.

3d пакет это какой? Сейчас появился анализ плат в keysight ads, он лучше? Сколько не моделировал целостность, столько раз и убеждался, что результат от схемы и топологии терминации зависит и от драйверов-приёмников в ИС, то есть от схемотехники. Плата там влияет ну почти никак.

Вот не видел я там излучение плоскостей питания и выбор места расположения конденсаторов с графиками резонансных частот, укажите, если не сложно. Как-то уже давно запускал такую проверку для ddr, ну выдал он какой-то текстовый отчёт с кучей нарушений, оказалось там с моделями драйверов были проблемы, а не с платой, больше времени на разбор потратил. По рисунку нагляднее и быстрее.