xvr

Можно и не только окнам (см. PostThreadMessage) Но учти, что бы это сообщение дошло по назначению thread, которому оно посылается, должен крутить цикл обработки сообщений (GetMessage/DispatchMessage), возникает вопрос - нафига тогда нужен такой thread?

Вместо next_state <= state; должно быть state <= next_state; И тут: if (pol_kadr_count >= 0 and pol_kadr_count < 447 ) then state <= st_write; end if; аналогично if (pol_kadr_count >= 0 and pol_kadr_count < 447 ) then next_state <= st_write; end if; Кстати, из за этого куска кода конечный автомат может не распознаться (и не синтезироваться)

Что-то еще - экономят аппаратуру. Для задания memory map с большей гранулярностью нужны более короткие регистры и более короткие схемы сравнения в chip'е. Для 256Mb при 32х разрядной шине адреса нужны регистры и компаратор в 14 битов, для 4Kb - 20 битов

GUIовая часть VCL расчитанна на работу ТОЛЬКО из главного потока приложения, так что попытки создавать в ней что то из ниток обречены на провал с самого начала :crying: Можно порекомендовать создавать окна там, где им положено быть - в главном потоке (вызывать метод для создания формы через TThread::Synchronize), но при этом придется отдельно синхронизировать всю последующую работу с ней, т.к. обработчики event'ов формы и ее создатель будут в разных потоках

Ой, а кто такой unsigned long float? :07: unsigned long знаю, long float тоже знаю, а вот что бы все вместе - это впервой :(

Проверил (функционал и post-route), поведение идентичное

Давай, попробую прогнать (если найдется время :) )

Ой. :07: Не понял тайного смысла делать post-route симуляцию на Lattice, если железка на Xilinx'е :( Или Lattice уже выкупил у Xilinx'а CPLD ветку и начал делать синтез для них?

Тогда ой :crying: Придется делать полноценный reset, на Xilinx'е воспользоваться глобальным ресетом для этого не получится, он к сожалению слишком глобальный и сбросит не только нужные 90% схемы, а все 100% Да

Это бага в ISE Xilinx'а (точнее в генераторе post-route модели) Они зачем то сигнал glbl.PRLD (это загрузка начальных значений после reset'а) сделали локальной цепью в сгенерированной post-route модели (вместо того, что бы подключить ее к цепи PRLD модуля glbl) И сигнал этот никуда не подключен :crying: Добавь в bench.v assign uut. \glbl.PRLD = glbl.PRLD; - заработает

На соседнем форуме пробегала ссылка на книгу http://www.freebookspot.com/Books-Advanced...ptimization.htm - советую посмотреть, все эти вопросы там отражены довольно подробно

Это не асинхронный сброс - это вообще невесть что, оно будет защелкивать D в Q по заднему фронту reset (в добавок к положительному фронту clk). Синтезатор должен обругаться Ошибаешься, это СИНХРОННЫЙ сброс, само по себе выставление reset в 1 не сбросит Q в 0, а произойдет это только по переднему фронту clk (это собственно и определяется списком чуствительности) А что, VHDL каким то особенным способом интерпретирует списки чуствительности? Или синтезатор при синтезе с VHDL имеет право их проигнорировать, заодно нарушив семантику? :(

Это что за команда? Ага, т.е. надо просто включить остальные 90% проекта Да Нет. Можно воспользоваться клоковым мультиплексором из Spartan3 (BUFGCE) и сделать отключаемый клок на те самые 90% проекта. Ресеты лучше не трогать, а использовать их по прямому назначению :)

А за какие заслуги она может быть закрыта? Это не ftp - для нее не надо быть 'своим' :yeah:

Отнюдь, сравни awlays @(posedge clk, posedge reset) if (reset) Q <= 0; else Q <= D; и awlays @(posedge clk) if (reset) Q <= 0; else Q <= D; первый - D тригер с АСИНХРОННЫМ сбросом, второй - с СИНХРОННЫМ

А Verilog не утроит? Он вроде остается в папке проекта после синтеза.

Уже есть, и давно :) http://electronix.ru/forum/index.php?showtopic=32271

Модуль CRC из рабочего проекта

Да Да, передавай FFFFFFFFFFFF - broadcast адрес Да 2байта(???) - Длинна Ethernet пакета (в сетевом формате - MSB) 22байта(????) - 18 байт данных UDP + 4 байта CRC32 Ethernet пакета

Для сброса такого генератора надо разрядить конденсатор, самое простое - его замкнуть. Одних диодов для этого недостаточно :( Придется либо делать ключь для замыкания, либо что то придумывать, что бы разрядить его через логику - например замкнуть на землю левый конец (диодом или транзистором) и обеспечить лог 0 на правом (для этого придется заменить элементы и-не на или-не) Сброс счетчика будет проще :crying:

С чего ей быть разной? Или времязадающие RC планируется выпаять из умерших от старости динозавров? Если взять НОРМАЛЬНЫЕ RC, то вполне можно получить совпадение частот процентов до 5%, для поворотников вполне достаточно. Еще можно взять генератор на частоту побольше а после него поставить делитель (на счетчике), его можно обнулять без проблем.

Поставь 2 отдельных генератора (по штуке на каждый поворотник) и запускай их сигналами с твоего тригера.

Уже произошло :( InitString=(uint8_t *)malloc(len+1); strlen возвращает длинну строки не считая завершающего нуля, strcpy копирует включая завершающий нуль, затирая при этом байт за пределами выделенной через malloc памяти

Угу, и сразу сделали из его устройства СТАНДАРТНОЕ RS485 устройство, и начали пугать его возможными проблемами при подключении к его устройству других СТАНДАРТНЫХ RS485 устройств. У него такой задачи НЕ БЫЛО, не надо ему было подключать к своему устройству что то посторонне, пусть и абсолютно RS485 совместимое. Я не возражаю против использования RS484 трансиверов, я даже за двумя руками, но вот дискуссия о том, соотвествует ли его внутренняя линия связи между двумя его девайсами стандарту RS484 или нет совершенно излишняя :1111493779: Нет у него такого ограничения, ему его придумали - надо всего лишь взять пару RS485 трансиверов, которые РАСЧИТАННЫ на нужное ему расстояние (а такие вроде есть), ему не надо подключать к этой линии НИЧЕГО кроме них. :cranky: Флаг ему в руки и барабан на шею :)

Я вообще не понимаю, причем здесь СТАНДАРТ RS485? Читаем исходный вопрос автора: Где здесь хоть слово о RS485? И где здесь вообще слово 'стандарт'?