Flood
-
Постов
1 807 -
Зарегистрирован
-
Посещение
-
Победитель дней
3
Сообщения, опубликованные Flood
-
-
Вижу что system.bit старый файл, а export to sdk - не меняет его разумеется. Приходится пересоздавать Xilinx Hardware Platform Specification
Почему разумеется? ISE 14.1, 14.2, Windows x64 - export to SDK обновляет bit и bmm файлы, а SDK автоматом пересоздает Hardware Platform и все пересобирает.
-
Я все-таки никак не пойму, зачем нужен hex?
Вы собираетесь конфигурировать ПЛИС из процессора. Хорошо, а где будет хранится битстрим? Встроен в программу процессора, файл в файловой системе, область в ПЗУ? Я что-то не могу придумать ни одного случая, где потребовался бы именно hex (ASCII PROM file format!).
"Сложный" hex (в смысле, Intel Hex или Motorola S-record) часто используется при программировании ПЗУшек, что обусловлено тяжелым прошлым большого числа программаторов, малым объемом таких ПЗУшек, а также во многих (но не в этом) случаях - возможностью произвольной адресации. Простой hex (1234abcd) вобще не ясно, зачем может пригодиться. Вот, к примеру, хранить прошивку ПЛИС в любом hex-формате в файловой системе встроенного процессора - действие, близкое к безумию. Конечно, когда файловая система 4ГБайт, уже не так важно, 8МБ или 4МБ занимает файл прошивка ПЛИС, но все равно как-то неприятно.
-
А что такое hex, в таком случае? В смысле, зачем он нужен и какой именно формат hex-а имеется ввиду?
-
И еще посоветуйте,пожалуйста, с помощью чего можно снять сигнал? На осциллограф приходит слишком много данных, записать все не получается.
Такая штука называется логический анализатор. Бывают совсем дешевые на USB. Для частот объектива должно хватить.
-
Должно же и у xilinx что-то такое быть прямо в родном софте.
Если мне не изменяет память, у Xilinx генерируется сразу же по умолчанию, .bin, а также его аналог в текстовом формате. Заголовок bit файла то ли документирован, то ли частично документирован. В любом случае, можно и из .bit вынуть чистый битстрим. Правда, у Xilinx есть такое понятие как bitswap, часть файлов генерится так, часть иначе. Но все описано в Configuraion Guide.
-
MAXDELAY задает ограничение по задержке в цепи.
Если время фронта - это крутизна фронта, то изменить ее можно, изменяя ток выходного драйвера (констрейн DRIVE для выходов типа LVTLL / LVCMOS). Конечное время фронта будет зависеть от характеристик внешней линии и нагрузки. Бездумно влеплять максимальный DRIVE может быть очень вредно.
-
Всем доброго времени суток,
необходимо оценить время за которое будет конфигурироваться virtex-6 через blackfin в Serial Slave моде, насколько отличается размер hex файла от bit файла (размер bit-файла я нашел в UG360), и собственно как его получить из bit-файла. в одном из доков нашел, что его можно получить скриптом на Perl'е, который я так и не нашел (может все-таки через impact это можно сделать?) или если разница в размере несущественна обойтись bit-файлом? (различия в процессе конфигурирования процессором есть для bit и hex?)
Спасибо.
В ПЛИС загружается битовая последовательность, имеющая документированный размер. hex (mcs) - промежуточный формат (ASCII), его нельзя загрузить в ПЛИС без преобразования в бинарный, поэтому вопрос не имеет смысла. При загрузке ПЛИС из процессора используется чистая битовая последовательность (bin). Если ножек хватает, лучше грузить через SelectMAP, выдавай байт или более за 1 такт. Slave Serial из процессора - очень спорное решение.
-
Думаю Вы начали не с того, надо не с форума, а с документации на ПЛИС. А то как то непонятно, радиолюбительство, и поиск легких путей. Вещи имхо несовместимые...
Увидев тему о "сколке" плат не мог не спросить о возможности снятия нетлиста. То, что все можно сделать вручную, а часть цепей прозвонить JTAG-ом - это и так понятно. Но такая работа - нудная и кропотливая, да и в конечном счете не слишком нужная. Не всякое радиолюбительство обязано ходить самыми сложными путями.
-
Жуть какая-то на схеме. Видимо, решение перекочевало с ранних виртексов, т.к. у Virtex-6 program_b уже не active-low. Эта особенность обсуждалась в соседней вашей теме.
В целом, в рабочем режиме притягивать program-b к земле как-то противоестественно.
-
Любая банальная Нокия содержит прецизионный токоизмерительный резистор интегрированный в одном из слоёв. Попытки доковырятся (найти) не увенчались успехом.
"Банальная Нокия" какого-нибудь лохматого года - сложнейшая HDI плата даже по сегодняшним меркам. Плюс, экономия целого резистора в миллионных масштабах :)
Любая трасса выходит на поверхность так или иначе. Конечно маску над будет счистить с переходных.Не думаю что плата топикстартера содержит резисторы и емкости интегрированные в слои печатной платы.
Я не топикстартер, просто задал смежный вопрос в той же теме. Не понимаю, зачем снимать маску с переходных, если нужен нетлист.
Интересно, как таким способом можно вызвонить цепи, которые не выходят на поверхность, а полностью разведены во внутренних слоях?Встроенных конденсаторов, скорее всего, там нет :)
Если эти 25 пинов тупо обойти тоненькой трассой, вместо полигона с кучей конденсаторов и переходных отверстий, то FPGA не получит нужного питания, и все завалится в самом начале.Тут все дело в топологии. Нетлистом не отделаешься.
Еще раз - мне нужно использовать имеющуюся плату, а не делать на ее основе новую. Поэтому топология не нужна. Подразумевается, что она правильная.
На FPGA столько китов, столько отладочных плат сделано... Бери, смотри, компиль, делай... Зачем использовать для этих целей черный ящик, не предназначенный для этого - не понимаю.Ключевое слово - радиолюбительство. На проф. форуме звучит как ругательство, знаю. Но тем не менее, вопрос о практической пользе почти не стоит. Есть готовая плата, почему не использовать? Тем более что BOM там на несколько килобаксов.
Китов на FPGA много, но цены на них весьма серьезные, для радиолюбительства выйдет накладно.
-
Если есть плата с некой, пусть и устаревшей функциональностью и нужен новый прибор, может проще выставить технические требования к новой плате, с учетом недоработок нынешней, пожеланиями какую FPGA в каком виде вам хочется и в какой корпус все потом впихнуть. Очень часто "сейчас быстренько и недорого подпилим и все будет ОК!" превращается в потерянное время (нажитый опыт, разбирание в процессах) и все равно в "делаем как надо". Только затраты от этого не уменьшаются.
Согласен, если речь идет о профессиональной деятельности и проф. применении. Однако, мой вопрос отличается от вопроса ОПа.
Здесь чистое радиолюбительство - есть интересная плата с компонентами, позволяющими сделать на ее основе кит для любительской деятельности на FPGA. Но полноценному использованию не по назначению мешает отсутствие схемы/нетлиста. Вот и все. Т.к. таких одинаковых плат есть несколько штук, возникла идея снять с нее все компоненты и каким-либо способом восстановить нетлист. Вопрос - как сделать это дешевле и проще. Электротестом или шлифовкой? Первое мне видится более адекватным задаче, но порядка цен все равно не представляю.
-
Задача именно получить нетлист, и как можно дешевле. Для последующего использования платы в качестве отладочного / девлоперского кита. Это сложный, но никому не нужный (устаревший) прибор на FPGA. Повторение платы не требуется.
-
Ну, тогда продам ML605 + деньги за KC705 :)
-
Когда подключаюсь для direct in-system программирования flash на jtagе загорается зеленая лампочка, что дальше нужно делать чтобы законфигурировать память?
я нигде не могу найти инструкцию к этому процессу где описаны шаги в impacte. может кто-нибудь поможет?
Начиная с ISE 12 direct SPI и другие не-JTAG методы программирования более не поддерживаются. Нужно брать iMPACT 11 или еще более ранний.
Вообще говоря, если ПЛИС нормально конфигурируется с этой флешки, то и indirect программирование, в конечном счете, должно работать. Хотя бы читать ID - совершенно точно. Проверьте схему и плату. Может быть, плата битая, или флеш подключен неправильно?
Действительно проверил, когда FPGA в режиме Master SPI, после команды Initialize Chain, все биты в Status регистре нули (что это значит?)Это как-то ненормально. А откуда вы узнаете, что ПЛИС находится в режиме Master SPI? Есть указания на плате? ПЛИС в это время не загружена?
-
Интересно, где можно сделать послойный скан МПП (слоев 16 - 20)? Сканирование, как я понимаю, возможно только разрушающим способом? Сколько плат обычно требуется, хватит ли одной?
Каков порядок цены на данную услугу?
Смежный вопрос - возможно ли электрическое восстановление нетлиста платы неразрушающим способом (электротестом)? Дешевле ли это послойного сканирования?
-
А для какого именно семейства ПЛИС ?
Virtex-6 и все 7-series. Сначала данные появились в errata (http://www.xilinx.com/support/answers/38134.htm), затем эту особенность узаконили в соответствующих ug360, ug470. Если кто делал раньше отложенную загрузку удержанием program_b, то теперь этот фокус не пройдет, нужно использовать init_b.
-
Проблему получилось решить топорным способом, перейти в папочку altera/quartus/bin/ и gksudo ./quartus . Как сделать тоже под userom?
Сам квартус запускать под рутом не надо, только jtagd:
killall jtagd
sudo ./jtagd
Как временное решение проблемы должно сгодиться. Вариант с патчем jtagd выглядит более разумно, хотя он тоже кривоват.
-
зы. а мы напоролись на "двойной сброс" при включении, оказалось что PROG_B работает не по уровню как обычно, а по фронту, о чем через месац наших мучений и после обращения в суппорт вышла errata.
Угу, знатная вышла подстава. Ее вроде как объявили не багом, а фичей, и исправлять не стали.
А насчет одновременной загрузки из флеша и JTAG - у автора темы в любом случае была не эта проблема.
-
Довольно интересное решение имеется здесь:
http://www.alteraforum.com/forum/showpost....mp;postcount=15
Но сам я его не пробовал.
Кстати, самым простым вариантом может быть запуск jtagd от рута.
Конечно, это идеологически неправильно, но если нужно что-то срочно прошить, то почему бы и нет.
-
А вам суда по вашему репорту порекомендовал бы снизить частоту кабеля для начала а то 66 МГц как то многовато как мне кажется - начните с самой низкой...
Да нет там 66МГц, просто макс. частота показана (что значит, что в цепочке JTAG-а только виртекс сидит). При работе с этими ядрами импакт сбрасывает частоту до 6 МГц, даже если было выставлено больше. А раз нет сообщения о снижении частоты - значит, и так 6 стоит.
Я все-таки думаю, что производители платы не зря на флешку отдельный разъем для импакта поставили. Скорее всего, предполагается прямое программирование по SPI. Другая возможность - SPI флешка может быть вообще не к виртексу подключена. Но это надо плату смотреть.
-
Это что, 3D видеокарту заново изобрели?
По крайней мере, чипы они уже изготовили, да видно, никто не берет :)
Интересное наблюдение: у них там есть видео, где они показывают работу Ubuntu на "прототипной плате". Но прототипная-то плата - это ж ZedBoard на Xilinx Zync (ПЛИС с 2-я ядрами АРМа), а их чипы установлены на FMC-мезонине.
Ну и чего б на этой плате Ubuntu не погонять? :) Можно даже мезонин отстегнуть, вряд-ли убунте поплохеет.
-
Назначение режимов расписано в ug360 табл 2-1.
С обычной SPI флешкой ПЛИС напрямую работает только в режиме SPI Master. Для программирования SPI флешки через JTAG плисины установки режима загрузки скорее всего не важны. Они важны собственно для самой загрузки, а программирование происходит путем загрузки в плис специальной прошивки, входящей в комплект Impact.
-
ISE вроде умеет напрямую шить SPI, может для этого и сделали разъем?
Посмотрите схему, все ли правильно заводится для конфигурации. Если схем нет, можно хотя бы считать регистр статуса ПЛИС по JTAG - там отражается состояние ножек INIT, Mx. По крайней мере, можно будет разобраться, в нужной ли моде стоит ПЛИС.
Как правило, задача шить чужие платы возникает не часто, а если и возникает, то предполагает наличие какой-нибудь инструкции. Может с ее поисков и стоит начать, чтобы не ломать зря голову.
-
Ну, не видит флешку и все. Там уже есть какая-нибудь программа, плисина с нее загружается?
Если плата своя - смотреть схему.
Если плата неизвестного происхождения, то вызывает вопросы вот это: "для его конфигурирования установлена флэшка ST M25P64-VME6TG, причем один JTAG-разъем подведен отдельно к плисине, а другой подведен к флэшке".
Что за JTAG разъем у SPI флешки?
Да, и еще. Если используется ISE 14.2, полезно накатить вот этот патч:
http://www.xilinx.com/support/answers/51145.htm
Хотя у вас явно не этот случай, т.к. ядро прошивалки загрузилось нормально.
xc6slx150fgg484 не видит тактовой частоты
в Работаем с ПЛИС, области применения, выбор
Опубликовано · Пожаловаться
Прежние работоспособные прошивки тоже перестали работать?
Если есть подозрение на аппаратную проблему, для начала можно измерить сопротивление соответствующих Vccio, сопротивление на ножке относительно земли и Vccio. Если где-то будут единицы-десятки Ом - ножка сгорела.
Похожую проблему разбирали здесь, но чем закончилось, не знаю:
http://electronix.ru/forum/index.php?showtopic=105618