andrew_b

А сейчас стало модно вот так вот список чувствительнсти (не)писать? Зачем вы так делаете? Что может быть проще, чем if unsigned (reg_cnt_data) = num_row_file then

Шестая серия -- это однозначно ISE-14.7. Что такое VM_0213_1, понятия не имею. А нормального дистрибутива там нет, что ли? Хотя для Win10 могут понадобиться пляски. Ха, пользователи Некрософта должны страдать, карма у них такая.

Вам уже ответили. Как когда-то говорили в этих ваших интернетах: «читайте доки, они рулез».

Очевидно, 1. А что, есть сомнения?

Cложную логику проще и понятнее описать через if/then, чем через ?:. А if/then можно только в always.

http://www.open-std.org/jtc1/sc22/wg14/www/docs/n1256.pdf

Симулятор вообще ничего не знает ни про какие про чипы. Это не его уровень.

Антивирус может хорошо подгаживать. В Линуксе тоже стартует долго, да, но никаких таймаутов не выводится.

Нет никаких сложностей сделать универсальную функцию. А на каком основании? Чем 0 лучше любого другого числа?

Чтением букваря занимаются в другом месте. Две ошибки в одном слове. "Ну, это нормально".

Всё он любит. Просто вы языком не владеете. Хотя давно пора научиться.

Занудства ради. Вы рассчитываете на то, что в вашу функцию будут передавться только вектора с индексацией (N downto 0). А вдруг ей передадут вектор (N downto M)? Или тем паче (M to N)? Почему не minus_data := std_logic_vector(-signed(data)); ?

А когда молотком по пальцу попадает, то винит молоток. Что там в эпиграфе к "Ревизору" было?

По-хорошему, надо начинать с тестбенча. Сначала вы "рисуете" входные воздействия для вашего модуля, а потом у же пишете сам модуль, который их обрабатывает.

Слушайте, вы задаёте миллион элементарных вопросов по языку. Чуть ли не каждый в отдельной теме. Неужели так сложно освоить простой в общем-то синтаксис? Отурывайте стандарт, смотрите, как пишется декларация компонента.

Создаёте IP core ILA с нужным набором входов и вставдляете в код.

Интересно, что с вами будет, когда вы узнаете про такую вещь как retiming.

Есть такой бытрый способ, но его точность может быть для вас недостаточной: sqrt (a*a + b*b) ~ max (|a|, |b|) + min (|a|, |b|)/2

В стандартном Верилоге нет никаких always_comb и always_ff.

Лучше. Только код лучше вставлять не как простой текст, а как код. В панели инструментов для этого есть кнопка "<>". Осталось сделать последний шаг: Так и пишете: если в старшем разряде ноль, делаем сдвиг. Сейчас у вас сдвиг происходит всегда. Нужно его ограничить этим условием.

В wget2 тоже FTP убрали.

А нахрена, изивините, вставлять текст картинкой? Это альтернативное мышление какое-то?

При добавлении сигналов выбрать "SignalTap: pre-synthesis".

Так и пишете: если в старшем разряде ноль, делаем сдвиг. Для начала приведите свой вариант кода. А там уже будем исправлять.

Напишите тиклевый скрипт set_global_assignment -name POST_FLOW_SCRIPT_FILE "quartus_sh:cleanup.tcl"