PCBtech
-
Постов
1 220 -
Зарегистрирован
-
Посещение
Сообщения, опубликованные PCBtech
-
-
Во-первых "они" тут никаким боком, потому что с такими квази-претензиями надо подходить к самим Cadence Design Systems. Во-вторых, избегая ненужной рекламы и пиара(к котором я уже сам никаким боком не отношусь) - если вам хватает Сами-Знаете-Чего формулировать сравнения с таким градусом откровенного жлобства, то рекомендую попробовать поучить аллегро по iLS- для тех кто не в курсе, "видеоуроки альтиума" надо сравнивать именно с контентом iLS(а не с очными курсами, которые заведомо лучше любых видеоуроков, правда при условии что их составляли другие люди не причастные к iLS).
И да- альтиум не конкурент аллегро(сравнение в пользу аллегро)
Подтверждаю вышесказанное.
Посмотрите, пожалуйста, сайт:
http://www.cadence.com/Training/eu/Pages/default.aspx
Вкладка
System Interconnect Design – Allegro & OrCAD
Это доступные курсы и тренинги по САПР Cadence Allegro.
Также посмотрите прилагаемый файл PDF с обзором возможных курсов.
Те прямоугольнички, у которых один уголок черный, доступны как он-лайн уроки.
Как и хотел автор исходного вопроса - от простого к сложному.
-
А кто-нибудь находил внятное описание из каких систем работает импорт нетлистов или в каком виде они могут быть? Ну кроме того, который Вы сейчас описали, теперь можно хотя бы на него опираться. Хотя классы цепей и диффпары в нетлисте еще не помешали бы.
Посмотрите в хелпе поиском: "Writing a Netlist"
PDF-файл Transferring Logic Design Data
algrologic.pdf
Примеры назначения свойств через нетлист:
$A_PROPERTIES
NO_TEST ; 1N3,1N4
NO_TEST ; 1N3,1N4
NET_SPACING_TYPE 'HIGH_SPEED_CLKS' ; 'MCU_RXD0_MUX','SIO1_TXD'
IMPEDANCE_RULE 'ALL:ALL:50:10%' ; 'MCU_RXD0_MUX','SIO1_TXD'
$END
$A_PROPERTIES
ROOM 'RMI_XLR' ; R390 R391 U27
-
Здравствуйте все, есть необходимость массировано изменить большое количество имен (во всех цепях убрать пробелы, поставить нижние подчеркивания). Пробовал проделать такую процедуру с помощью Export/Import Properties, но программа ответила отказом - не редактируемый тип (интересно, зачем экспортировать список цепей, если его нельзя редактировать таким образом, странная функция). Далее была попытка найти все пробелы во всех цепях и с помощью панели Edit Properties произвести замену - проблема та же, в этой панели имена цепей не редактируются. Есть какой-нибудь способ сделать такую замену, кроме как тыкать и менять каждую цепь? Должен же быть способ делать это гораздо быстрее или я ошибаюсь? Прошу помощи.
Может быть, с помощью процедуры UPDATE?
Здравствуйте все, есть необходимость массировано изменить большое количество имен (во всех цепях убрать пробелы, поставить нижние подчеркивания). Пробовал проделать такую процедуру с помощью Export/Import Properties, но программа ответила отказом - не редактируемый тип (интересно, зачем экспортировать список цепей, если его нельзя редактировать таким образом, странная функция). Далее была попытка найти все пробелы во всех цепях и с помощью панели Edit Properties произвести замену - проблема та же, в этой панели имена цепей не редактируются. Есть какой-нибудь способ сделать такую замену, кроме как тыкать и менять каждую цепь? Должен же быть способ делать это гораздо быстрее или я ошибаюсь? Прошу помощи.Нашелся способ попроще - с помощью скриптов.
В меню выберите View/Command Window
В открывшемся окне команд введите
source C:/Cadence/SPB_16.6/tools/capture/tclscripts/capDB/capDesignUtil.tcl
где путь должен указывать на ваш каталог с Cadence
Если все в порядке, то затем в командном окне введите
capDesignUtil::replaceAlias {(.*) (.*)} {\1_\2}
Данная команда заменит все комбинации, состоящие из нескольких символов, затем пробела, затем еще нескольких символов,
так, что вместо пробела будет нижнее подчеркивание.
Первые фигурные скобки - это то, что ищем, вторые фигурные скобки - на что меняем.
(.*) - это wildcard, как бы "переменная, содержащая любой символ"
\1 - первая переменная, \2 - вторая переменная, между ними был пробел, а стало подчеркивание.
Эту же процедуру можно использовать, например, для массовой замены имен шин.
Например, нам надо заменить цепи ADDR_0...ADDR_7 на A0...A7
Вот команда:
capDesignUtil::replaceAlias {ADDR_(.*)} {A\1}
-
Только вот как закрыть уже созданные полигоны, чтобы они не мешали двигать компоненты, накладывать новые проводники, и т.д.?
То есть например в ALTIUM есть для каждого полигона (и для всех сразу) одна из опций: FILL (заполнен), или NONE(outline only).
Кроме этого, любой полигон может быть как бы временно "выключен", для этого есть опция POLYGON SHELVE.
Есть ли в ALLEGRO такие возможности?
Проще всего, по-моему, отключить "выбор" полигонов во вкладке Find.
Тогда они видны, но "зацепить" их при выполнении команды нельзя.
-
Хотите поделюсь собственноручно написанным не сложным ПО, которое в полуавтоматическом режиме очень сильно поможет уменьшить поток спама? Ну или сами набросайте, это не сложно. У меня ПО агрессивного антиспама (т.е. вычисляет по базе контактные адреса e-mail администраторов подсетей и со всеми подробностями отправляет полученный спам этим администратором, с выделением заголовков, текстовых тел, IP-адрсеов и подсетей провайдеров по их ASN). Сейчас даже ящик с которого происходят агрессивные посылки "взад" администраторам подсетей отключен на прием без уведомления, потому как нам их ответные оправдания ни к чему. ПО способно формировать листинги и заказные письма в Роскомнадзор для особенно настырных :-)
Да, это было бы интересно.
Свяжитесь со мной, пожалуйста.
-
Необходимо развести маленькую (примерно 20x20мм), но высокотехнологичную платку под BGA-корпуса с шагом 0.4мм. Так же, в одном из внутреенних слоев должна быть размещена BlueTooth-антенна (внутри, потому что наружных дополнительных поверхностных площадей для этого нет, ввиду миниатюрности устройства).
Необходимо быстро развести, изготовить, и запаять (хотя бы BGA-корпуса). За деньги, разумеется.
Посоветуйте, плиз.
Присылайте ТЗ и схему, поможем с быстрой трассировкой, изготовлением платы и сборкой.
Вопрос с антенной надо обсудить отдельно.
-
1. Спасибо, действительно все заработало, символы подгружаются.
2. Ну да, есть такая регулировка, но это просто ограничения для длины значения свойства, превышения которых вызовет ошибку. Кто-нибудь, подскажите пожалуйста, где задать правила для формирования значения свойства Device Type при упаковке схемы?
Файл allegro.cfg содержит блок
[ComponentDefinitionProps]
В нем указаны свойства (Properties), которые
используются для построения device type при формировании нетлиста.
Может, это то, что вам нужно?
Не меняйте allegro.cfg во время работы Capture.
-
Скорее первое. Нужно скорректировать схему и по схеме плату. В PCAD все просто, в альтиуме тоже разобрался. Причем плата из Layout.
T.е. нужна постоянная проверка схема- плата.
Импортируйте плату из Layout в PCB Editor.
Каким-то образом надо будет список цепей из Orcad Capture "надеть" на эту новую плату.
Скорее всего, должно все получиться без проблем.
Затем корректируете схему, "надеваете" новый нетлист на плату. Я так понимаю...
-
На семерке 64 все заработало. Теперь бы понять как все работает. На альтиум столько книг и видеоуроков. И их сайт поддерживает рускоязычную аудиторию. надо редактировать схему и соответственно плату. Не пойму как их связать?
Вас интересует русскоязычная литература, или можете читать по-английски?
-
Александр, здравствуйте. Заранее извините - у меня вопрос не совсем по теме.
А планов по функции CIS не озвучивали? я в соседней теме задавал вопрос, совсем не понятно что с ней произошло, просто тихо перестала работать... Даже проверили через VPN выход в Чехии, таже картина,- элемент находится, а остальное не загружается - и картинка футпринта, ни сам футпринт.
Ответил в соседней ветке. Ждем исправления.
-
Действительно появилась такая проблема - некоторые компоненты на портале ActiveParts оказались недоступны для скачивания.
Но не все - судя по всему, те компоненты, у которых нет даташита и футпринта, а есть только схемный символ, доступны.
Причем их схемный символ видно на сайте ActiveParts.
Вот пример:
А вот если вместо схемного символа на сайте ActiveParts видно крестик,
то и в схему символ не загружается.
Похоже, это у сайта ActiveParts проблемы, база частично слетела или что-то типа того...
Я написал в службу поддержки, посмотрим....
собственно проблема в OrCAD 16.2 capture появилась недавно, до этого все было ок. Суть, как обычно, не получается любой найденный в CIS в Activeparts элемент поместить на схему. Получаем ошибку такого вида:WARNING #45000 Invalid object type on file when trying to add part to Library. Cannot part to library.
при этом элементы в локальных библиотеках и кеше нормально просматриваются.
Попробовал свежую установку 16.3 - та же картина.
Как с этим бороться? Или забить на CIS? (хотя и совсем грустно будет без него, немножко времени он экономит)
PS. собственно поскольку оркад живет из виртуалки, подняли копию годичной давности, гарантированно работавшую в свое время, ошибка та же...
PPS. посмотрели траффик в сеть - такое впечатление что элементов нет в принципе на самом сервере CIS - ошибка HTTP 200 в получаемом HTML
-
Установил самые свежие, но ничего не изменилось(
Если у вас официально приобретенная лицензия, то можем помочь с обращением в службу поддержки Cadence.
Если нет, то увы :-(
Что еще можно посоветовать - попробуйте, как себя ведет 3D-viewer в Orcad Lite (бесплатно скачивается) или Cadence Free Viewer (тоже бесплатно скачивается). Если надо, могу скинуть ссылку на дистрибутивы.
Правда, при их установке могут съехать настройки путей в Allegro, надо будет восстанавливать потом.
-
А в конвейкционной печи это чтоль исключено? Отнюдь. Или есть какие-то другие соображения, которых мы пока не понимаем?
В конвекционной эффект надгробного камня проявляется гораздо реже.
Кроме того, как я уже сказал, ее производительность существенно выше, она конвейерная,
можно паять серии.
Кроме того, в принципе полезно иметь две печи - в некоторых сложных ситуациях мы применяем парофазку.
Ну и наконец, если вдруг одна печь сломается, можно задействовать другую.
:-)
-
Во-во, мне тоже казалось, что парофазная печь именно для таких плат и предназначена. А тут покупают самую дорогую конвекционную печь для того, чтобы паять 100, 200 или 300 плат (пусть и сложных). Тут только на электричество и работать (кстати, сколько эта Эрса жрёт в итоге-то?).
Парофазку мы покупали, когда еще было неясно с электроэнергией, и вообще с тем, где помещение арендовать.
А сейчас в ИТМиВТ нам все подключили, проблем с электропитанием нет, ERSA потребляет сильно только по утрам, при разгоне,
а потом довольно умеренно.
Но у нас и серии по 10 тыс. плат бывают, это в парофазке не спаять.
Ну и некоторые нюансы есть. Если посадочные места не очень качественно спроектированы,
или термобарьеров нет на полигонах, то в парофазке 0402 и даже 0805 гробиками встают...
-
О, раз уж Вы провели сравнение, расскажите, пожалуйста, по каким параметрам не подошла российская печь? То, что Эрса крута - никто не оспаривает. Но в чём же оказались различия - вот это интересно.
Одно из отличий, насколько я помню - это невозможность подключения азота в российской печи.
Ну и потом - ERSA 3/20, десять зон нагрева сверху и десять снизу,
четыре зоны охлаждения, метод подачи горячего воздуха через решето сопел,
фактически доставка тепла равномерно в каждую точку печатной платы...
Вы бы видели, какие сложные платы нам приносят на монтаж:
до 24 слоев, толщиной до 6 мм, размером до полуметра,
десятки BGA на плате, смешанный свинцово-бессвинцовый монтаж...
Тут нужна самая крутая печь из доступных на рынке, иначе риск некачественной пайки растет в разы,
и риск повреждения внутренних слоев платы тоже...
-
А чего же не поддержать своего производителя? Почему не купить принтер у Бурана и печурку у Rehm? На многосерийные заказы Вы не заточены, исходя из пресс-релиза, но линейную оптику, да еще от Viscom, вы ставите.
Но пока бабки есть, их надо вкладывать, всё сделали правильно.
Мы смотрели "российскую" печь - не подошла по параметрам.
К принтеру тоже были довольно жесткие требования по точности,
качеству нанесения, надежности.
А насчет оптики - бывает, что и 200-300 плат лучше проверять онлайн,
настолько они сложные и насыщенные, и настолько дорого может обойтись ошибка.
-
так а в чём "эффективность". Осязаемость в попугаях? =)
Т.е. исходя из вопроса:
без лицензии можно будет и использовать микровиа и генерить выходные файлы, но это будет не так эффективно?:) В чём эффективность, в паре кликов, или?
Там много есть дополнительных фишек. Вы вопрос уточните, я смогу ответить (в зависимости от того, какой именно Вам нужен функционал).
Если интересует технология HDI и лазерные микроотверстия, то
вот, например, видео:
Автоувеличение ширины проводника между микроотверстиями
Специальные правила для глухих отверстий
Отверстие в площадке, лазерное микроотверстие, стек слоев HDI
Ну и по мелочи - автоматические капельки сразу создаются сами, автоматизация перехода со слоя на слой, можно сразу "комплект" микроотверстий поставить, а не просто один переход.
Ну, например, если у вас заданы ступенчатые микроотверстия 1-2, 2-3, 3-10, 10-11, 11-12, а вам надо со 2го слоя перейти на 5й,
то САПР сам поставит microvia 2-3 и via 3-10 со ступенчатым сдвигом.
То есть эффективность у вас будет - в более быстрой работе с проектами HDI, чем в обычном САПР без этих прибамбасов.
Трассировку сможете сделать не за 3-4 недели, а за 2-3, допустим. А переделать проект по скорректированной схеме сможете за 1-2 недели вместо 3.
Учитывая то, что на разработчика печатных плат обычно "наседают" со сроками, т.к. схемотехники всегда опаздывают с завершением схемы - такое повышение эффективности может быть весьма полезным.
-
Глухих отверстий мало, глухие отверстия это плохо? DDR шаг 0.8, это критично?
А производитель-то ваш умеет глухие отверстия делать?
Не все умеют.
Да и дорого это...
DDR шаг 0.8 можно без глухих трассировать.
-
Александр, есть вопрос по функционалу, но немного в сторону от описанного. Помнится в Аллегро HDI функциональность (слепые/скрытые переходные, микроВИА и что-то еще, не знаю точно что именно) вынесена в отдельный набор опций. Что это означает в практике - я не смогу определить и использовать переходные иного типа нежели сквозные? Или определить и использовать смогу, но не удастся сгенерить выходные файлы? Как это выглядит?
Да, в Allegro есть несколько "продвинутых" опций, которые позволяют быстрее и эффективнее делать какие-то операции.
Эти опции можно "докупить" как довесок к базовой лицензии, если есть потребности.
Функционал опций плавающий, кто первый захватит с сервера, тот пользуется, пока не "отпустит".
Наиболее интересные опции:
High Speed Option
Miniaturization Option
Analog/RF
Но если нет этих опций - это не значит, что Вы не сможете пользоваться микроотверстиями и делать скоростные дизайны. Сможете.
Просто это будет не так эффективно.
Впрочем, вру - High Speed Option все же бывает необходима - например, когда надо учесть задержки внутри микросхем при выравнивании длин сигналов...
А что касается конкретно HDI и микроотверстий - практически все нюансы технологии HDI можно использовать в базовой лицензии.
Наши ребята даже проект со встроенными компонентами делали в базовой лицензии. Не так удобно, конечно, как в Miniaturization Option, но можно.
-
Я хотел небольшую схему на пробу отправить для оценки качества трансляции. Если это возможно, то файлы прикреплены.
Предлагалось оттранслировать на пробу файл PCB, а не схему.
Что касается трансляции схем, то прежде чем делать пробную трансляцию, нам надо понять,
какой у вас в дальнейшем предполагается объем работ - сколько схем и сколько листов в каждой схеме будет ориентировочно.
Связано это с тем, что очень много нюансов в оформлении схем у разных заказчиков,
и надо подстраивать процесс трансляции под каждого индивидуально,
это работа непростая, поймите правильно.
Здравствуйте!При отображении в 3D Viewer плат возникает ошибка, которая подвешивает весь процесс allegro.exe, то есть виснет окно с 3D Viewer и окно с самим PCB Editor.
Причем ситуация следующая: открываем PCB Editor, открываем какой-нибудь проект, запускаем 3D Viewer. Все нормально отображается. Закрываем окно вьюера, запускаем снова 3D Viewer.
Пробовал играться с параметром display_backingstore, но с ним почему-то проблема решается невсегда. Обычно после перезапуска PCB Editor даже при наличии display_backingstore = off эта ошибка возникает.
В качестве видеокарты стоит Quadro K600. Причем на другом компе со встроенной видеокартой Intel HD Graphics 3000 такой проблемы никогда не возникает.
Никто не знает решения этой проблемы? Заранее спасибо!
Может, драйверы видеокарты поискать более свежие?
-
Интересные новости прислали нам из Cadence по поводу САПР печатных плат Allegro.
Очень полезные функции переносятся из опций High Speed и Miniaturization
в базовую (стандартную, т.е. самую недорогую) лицензию Allegro PCB 16.6 - 2015.
- Backdrilling (обратное высверливание лишних участков переходных отверстий)
- Xnet Creation (создание расширенных цепей с учетом последовательных резисторов/конденсаторов)
- Diff Pair Dynamic Phase Control (он-лайн контроль фазы при трассировке дифф.пары)
- Segment Over void (проверка нахождения трасс над разрывом в полигоне)
- Spread lines between Anti-pads (авто-растаскивание параллельных трасс при наличии места)
- Hug Contour Flex routing (трассировка шин вдоль кривого контура платы)
- Line fattening (авто-утолщение линий между "stepped" микроотверстиями)
Пока не знаю, в каком апдейте появятся в базовой лицензии эти функции,
но это действительно хорошие новости!
PS. Желающих ознакомиться с функционалом САПР Allegro
и посмотреть, как работает наш конвертер печатных плат PCAD->Allegro->PCAD,
приглашаем в наше московское КБ на день открытых дверей.
-
В журнале "Электроника. НТБ" опубликована статья:
Визит на новую линию поверхностного монтажа компании PCB technology
Надеемся, что статья будет полезна участникам форума.
Публикуется на форуме с разрешения редакции.
-
Закончил с разводкой платы, вот что получилось! Есть что сказать?
У меня вот какой вопрос, как правильно в Altium выводить файлы сверловки? И в целом какой формат нужен для производства, и как им показать где глухие где слепые отверстия? Может ли Альтум сам все сделать?
В таком масштабе все равно ничего понять нельзя, тем более что Вы не показали слоев земли и питания и общую структуру платы.
Что касается глухих отверстий:
- каждый тип надо вывести отдельным файлом DRILL
с описанием - с какого и на какой слой.
Формат лучше всего миллиметровый 4:4
Правда, я не очень понял, зачем Вам глухие отверстия в этом дизайне?
Там что, есть BGA с шагом менее 0.8 мм?
-
Если я предоставлю вам файл .sch и библиотеку компонентов электрической схемы, на выходе я получу схему в Allegro с возможностью делать из нее полноценный .pcb ?
Да.
Но это платная услуга, надо смотреть,
устроит ли Вас цена.
Heterogeneous package - возможно ли задать свои правила именования?
в Cadence
Опубликовано · Пожаловаться
Мы по-другому решали, через специальный шрифт для REFDES, в котором тире заменено на точку.