PCBtech
-
Постов
1 220 -
Зарегистрирован
-
Посещение
Сообщения, опубликованные PCBtech
-
-
Вебинар "Электромагнитный анализ трехмерных СВЧ структур в САПР AWR DE (Microwave Office)".
Познакомьтесь с новыми впечатляющими возможностями ЭМ симуляторов, входящих в состав этой популярной системы!
На русском языке.
1 октября 2020, 11:00 Мск - ЗАРЕГИСТРИРОВАТЬСЯ ЗАРАНЕЕ >> -
On 9/2/2020 at 4:51 PM, Vasen said:
Да, действительно, если использовать NetGroups, то начинаются тормоза!
Проверил так. Удалил все нетгруппы - тормозов нет. Заново создал - тормоза.
И чем больше нетгрупп, тем сильнее тормоза ))
Скиньте, пожалуйста, "тормозящий" проект и описание действий, при которых система тормозит, на [email protected]
-
36 minutes ago, Uree said:
Супер, получилось. Спасибо!
Юрий, приходите в наш чат по продуктам Cadence, там можно оперативнее помощь получать, или помогать кому-то разобраться.
Обсуждение вопросов проектирования печатных плат и ПЛИС, в том числе с использованием САПР Сadence Allegro, OrCAD, Sigrity, CAM350, ALDEC и AWR Microwave Office.
5 hours ago, 710t said:Подскажите, откуда можно скачать актуальный hotfix для 17.4 ?
support.cadence.com
-
2 hours ago, Uree said:
Господа, а у кого-нибудь получилось сделать правую панель "по-старому", чтобы все три панели Option/Find/Visibility были видны одновременно:
Реально впору писать о неудобстве работы с прыжками между этими закладками теперь... прям как в менторе, дополнительные ненужные движения.
Может есть какая-то переменная в настройках, а то пока ничего не нашлось, что это исправляло бы.
Так?
Тянуть за заголовок вниз почти до упора и немного подождать.
-
1 hour ago, vikvev said:
Обнаружил, что экспорт демо проекта приводит к нужным мне результатам, т.е. печатная плата получается твёрдым телом. Так почему же в рабочем проете при тех же настройках выдачи пдаты - плата ломается на поверхности? Габариты платы 430х430. м.б. математики не хватает у allegro? или же я что то желаю не так?
А что за демо-проект? Можете его сюда выложить?
-
Во вторник, 30 июня, в 11:00 Мск пройдет вебинар для разработчиков электроники:
"Проектирование и моделирование ВЧ фильтров с использованием AWR DE / Microwave Office".
Ведущий - Павел Тадтаев, инженер по поддержке САПР Cadence AWR.
В рамках вебинара будут рассмотрены инструменты и технологии в составе AWR Design Environment,
предназначенные для разработки ВЧ фильтров, включая особенности работы со схемным
и топологическим редактором, алгоритмами экстракции и моделированием в электромагнитныхсимуляторах AXIEM и Analyst, а также интеллектуальным мастером синтеза фильтров iFilter.
Надеемся, что это будет полезно вашим разработчикам. Будем рады видеть их на вебинаре!
Пожалуйста, регистрируйтесь заранее, чтобы получить ссылку на доступ и напоминание о событии,
а также ссылку на запись вебинара:
https://events.webinar.ru/18483409/5291301 -
1 hour ago, def_rain said:
Быстрый вопрос:
Как продублировать дорожку которая идет от одного thru pin до другого thru pin на разных слоях ?
PCB Editor не дает этого сделать, он просто перерисовывает эту дорожку удаляя её с предыдущего слоя.
PS Делать с помощью shape не предлагать.
Спасибо!
а Fix дорожки не помогает?
-
On 6/10/2020 at 3:34 PM, Карлсон said:
Коллеги, подскажите, пожалуйста, может кто нашел красивое решение?
Давно и неоднократно мучаюсь с вопросом - как определить констрейнты в ситуации, когда есть полигон земли, до которого один зазор и есть пины поверхностные, например, компонентов, до которых другой зазор. И если шейп хотя бы частично накрывает пин (имеет подключение к полигону без термалов, т.е. full connect), то чтобы от этого пина зазор до всех других элементов топологии начинал считаться как до шейпа. Да, это для резонита (по полигону они хотят 0,2 а до остальной топологии 0,125 для стандарта), не хочу платить им лишних денег за типа пятый класс, когда его там нет.
Сейчас тупо вручную просматриваю все такие места, очень напрягает объемом работы - если в редакторе проглядел, то такие места обнаруживаются только при проверке герберов и приходится снова редактировать топологию и всё заново.
Пробовал делать правила для зазора пина с определенной цепью - приходится слишком много ошибок гасить, неудобно. Хочется автоматизации.
Вы вот такое поведение хотите увидеть?
Цепь 0 имеет тут специальное правило по зазорам от SMD-пинов до топологии = 0.2 мм.
А другие цепи - стандартное правило = 0.127 мм.Но тут проблема в том, что это правило будет работать для всех пинов этой цепи, не только для тех, которые на полигоне лежат.
Есть другой вариант - использовать шейп в слое Route Keepout, только поверх тех пинов, которые лежат на полигоне. Для этого надо небольшой скрипт написать, который заменит все пины, накрытые полигонами, на аналогичные пины, но имеющие Route Keepout.
-
Сборник видеороликов по работе в OrCAD версии 17.4.
Не забудьте включить русские субтитры, они там есть:https://www.orcad.com/try/video-tutorials
-
1 minute ago, KAlexn said:
Но чтобы это реализовать нужно добраться до этой кнопочки Apply
Запустите сначала allegro в safe mode.
C:\Cadence\SPB_17.4\tools\bin\allegro.exe -safe12 hours ago, Uree said:Не важно как, сделали и молодцы. Правда я не очень понимаю какие дополнительные плюшки дает его использование, но может как доберусь до новой версии то пойму:)
Плюшки отличные - сразу видно в списке, что изменилось в схеме или же в плате, можно принять изменения или не принимать.
К тому же PCB-редактор теперь можно не закрывать, новый нетлист накатывается и так, с открытым редактором платы. -
On 5/21/2020 at 3:09 PM, jgbfrwerfjwifljf2314 said:
Пробую использовать Sigrity 2019. Начал с простого - PowerDC. Нужно было расчитать токовую нагрузку. Загрузил плату, хочу установить источники "Set up P/G.."- возникает пустое меню и всё повисает, тоже происходито и при нажатии на некоторые (не все) пункты меню. Кто знает в чём проблема, подскажите?
Windows 10, Cadence Sigrity 2019 hotfix 19.00.001
Переинсталлировать надо. Там должно подменю открываться.
-
Вебинар (ведущий Антон Супонин)
12 мая 12:00 Мск
Ссылка на регистрацию:
-
Вебинар 6 мая в 16:00 Мск (англоязычный):
Автоматизированное создание КД на печатные платы в BluePrint-PCB.
http://www.downstreamtech.com/blueprint-webinar.php
Регистрация:
https://downstreamtech.zoom.us/webinar/register/WN_c3VOTudMQIajbrTimCMiDw
-
Upcoming Webinar
Power distribution network (PDN) performance is fundamental to the correct operation of modern
electronics—both in terms of signal quality and EMC.
Join Cadence Training and Principal Application Engineer John Phillips for our free, one-hour live
webinar “Power Distribution Network Fundamentals for Design and PCB Layout”, created exclusively
for design and PCB layout engineers. In this webinar, we’ll take a step back from the actual use of
the Cadence tools. Instead, we’ll go into the “why” and “how” of the physical implementation.
We’ll also discuss the tradeoffs that are made with stackup, component choice, placement, and
breakout/layout, as well as the steps that can be taken in the PCB layout to maximize the performance
of the PDN.
Date and Time:
- Wednesday, May 13, 10:30 CEST
Agenda:
- PDN fundamentals
- DC power delivery
- AC power delivery
- Live Q&A session
Please share this information with your customers.
For complete details and registration, visit our webinar information page.
Use the REGISTER button and sign in with your cadence.com account (email ID and password) to login
to LMS. Then select “Request” to register for the session. Once registered, you’ll receive a confirmation
email containing all log-in details.
Registration closes Tuesday, May 12.
-
6 hours ago, En_Serg said:
Добрый день.
В 17.2 появилась возможность в Capture CIS иметь Constaraint Manager.
И в PCB Designer он тоже есть, но другой (а может и не другой).
Подскажите, plz, как происходит передача, например статической фазы дифф пары из схемы в PCB?
И, наооборот, как например в схему попадает дифф пара, заданная из PCB?
Где то спряталась синхронизация этих двух Constraint Manager туда и обратно.
-
On 4/9/2020 at 3:18 PM, alver said:
На подобные адреса сначала дают доступ, даже можно успеть купить, но после 5-10мин одумываются и блокируют. Но, если не выходить из аккаунта, то можно смотреть )
Если есть сложности, обращайтесь, попробуем помочь.
-
6 hours ago, EvilWrecker said:
Напомните пожалуйста, как в Design Entry на уровне библиотеки(.OLB) найти duplicated pin numbers(не имена) быстро и без заморочек?
В 17.2 и 17.4: При редактировании символа нажать Edit Pins во вкладке Part Properties.
Совпадающие по номеру пины будут подсвечены красным.
К тому же при сохранении он предупредит, что пины дублируются.В 16.6 вроде в Package Properties была кнопка Validate.
-
Пробовали yandex.rui?
-
19 hours ago, RedHeadIvan said:
Можно будет обратиться к курсам после двух недель, если я пользуюсь ими сейчас??
Скорее всего, нет - не сможете. Можно приобрести доступ к нужным вам курсам.
Либо, если вы студент или преподаватель университета - можете получить этот доступ бесплатно на 1 год. -
31 minutes ago, alver said:
Простым смертным доступно? Попробовал зарегистрировать на почтовый ящик @mail.ru , форму заполнил, подтверждение пришло, а дальше не пускает - при попытке авторизации пишет "User Not Found. Please contact Support"
Доступно всем. Попробуйте с другим e-mail.
-
Компания Cadence Design Systems открыла на 2 недели бесплатный доступ к некоторым учебным онлайн курсам.
https://cadence.csod.com/LMS/catalog/Welcome.aspx?tab_page_id=-67
Features Trainings:
Allegro Online Training Course Collection
Digital Design and Signoff Online Training Course Collection
System Design and Verification Online Training Course Collection
Virtuoso Online Training Course CollectionНадо зарегистрироваться или зайти под своим логином, если он уже есть.
На странице Home - Welcome будет список Featured Trainings.
Надо нажать на нужную вам коллекцию, например, Allegro Online Training Course Collection.
Нажать Add To Cart.
Внести код купона MARCV2020 и нажать Apply.
Убедиться, что скидка подействовала, и стоимость курса стала равна 0$.
Нажать Place Order.
Перейти в меню Learning и в подменю Your Transcript увидеть все полученные курсы.
Для запуска нужного курса в коллекции нажимаем Launch.Не забудьте перед запуском курса пройти все предварительные шаги (тоже оформленные как курсы), связанные с подписанием лицензионных соглашений,
а также ознакомительный курс "как работать с Cadence Training Services".
Если что-то не получается, пишите на [email protected]
-
В связи с тем, что многие компании из-за карантина по COVID-19 переводят сотрудников на онлайн-работу из дома,
компании Cadence и ALDEC предлагают таким компаниям - пользователям ПО от Cadence и ALDEC, бесплатные "личные" лицензии для сотрудников,
на срок от 30 до 60 дней.
Разумеется, многие компании-пользователи выстраивают собственные каналы раздачи лицензий через IP-шлюзы.
Но в том случае, если это неудобно или не получается, ИТ-департамент компании-пользователя может
подать заявку на [email protected] на получение "домашних" персональных лицензий ПО.Это касается лицензий OrCAD, Allegro, Sigrity, PSpice, ALDEC Active-HDL и Riviera-PRO, и возможно, также AWR Microwave Office (т.к. AWR теперь в составе Cadence).
Отметим, что могут быть нюансы с выдачей лицензий, в зависимости от того, находится ли компания на оплаченной поддержке в этом году или нет,
но все это обсуждаемо.
Также возможно "дублирование" лицензий на нескольких сотрудников, в том случае, если на работе несколько сотрудников использовали одну "сетевую" лицензию попеременно, но дома у них нет такой возможности.Привязка временных домашних лицензий осуществляется по физическому МАК-адресу Ethernet-адаптера, и никак иначе.
Также возможна генерация бесплатных лицензий OrCAD Pro + PSpice + Advanced Analysis для студентов и преподавателей университетов,
при условии подписания университетом лицензионного соглашения с Cadence.Любые вопросы и заявки - на [email protected]
Берегите себя и близких. -
17 hours ago, DAV said:
PCBtech, не могли бы Вы поделиться документацией по разработке подложек в SiP/APD Allegro.
Да, можно это организовать, я думаю.
Пришлите на адрес [email protected] запрос, и мы попробуем организовать доступ к курсу
Cadence Training Services:https://www.cadence.com/en_US/home/training/ic_package_designandanalysis.html
-
16 hours ago, olovenikov said:
Здравствуйте.
Установлена версия 17.4-2019 S004
На этапе генерации, в OrCAD Capture, netlist для PCB Editor получаю ошибку:
ERROR(SPCODD-409): Error at line 1865 while loading the f:\project\emk17\hardware\allegro\pstxnet.dat file. Unable to create the following new pin instance, E\N\1\, as the pin definition was not found. Reference Designator: U20. Schematic Instance: @\EMK17-TILT\.\SCHEMATIC1\(sch_1):\INS19613\@d.s(v):\INS186322\@\ISOLATORS\.\ISO7041.Normal\(chips) (MODULE: S; PART: ISO7041). Check the symbol and ensure that the pin definition is consistent. ERROR(SPCODD-383): Error at line 1865 in file f:\project\emk17\hardware\allegro\pstxnet.dat. Unable to load the net list file. Run Packager-XL (Export - Physical) again
в файле pstxnet.dat в данной строке:
NODE_NAME U20 7 '@EMK17-TILT.SCHEMATIC1(SCH_1):[email protected](V):[email protected](CHIPS)': 'E\N\1\':CDS_PINID='\E\\N\\1\\\';
Хотя "E\N\1\", как я понимаю должен быть аналогично в "\"
NODE_NAME U20 8 '@EMK17-TILT.SCHEMATIC1(SCH_1):[email protected](V):[email protected](CHIPS)': '\GND1_2\':CDS_PINID='\GND1_2\';
Элемент нарисован как:
Пробовал удалять и заново создать вывод - не помогает.Как бороться с этой ошибкой?
Удалите пока инверсию в имени этого вывода. Это спасет ситуацию (временно). Поставьте символ инверсии на вывод (т.е. задайте тип вывода "инверсный").
А в дальнейшем - пришлите проект в поддержку Cadence, они помогут выяснить причину ошибки.
1 hour ago, Alexbewon said:Коллеги, пересаживаюсь с Mentor. Возникли вопросы по герберам.
В менторе было понятно, какой гербер за что отвечает. В Allegro столкнулся с тем, что еще и текстовые файлы добавились.
Где можно почитать за что отвечает каждый файл из набора герберов, которые САПР делает?
Читайте учебник на сайте:
https://www.pcbsoft.ru/uchebnik-allegro-orcad
Посмотрите отдельный файл Описание классов (слоев) OrCAD и Allegro
Тормозит PCB Editor при перемещении VIA и символов и редактировании топологии платы
в Cadence
Опубликовано · Пожаловаться
Попробуйте выбрать режим отрисовки полигонов Rough, а не Smooth (в диалоге Global Dynamic Shape Parameters).
Не помню, есть ли это в 17.2, но в 17.4 точно есть. В QIR2 будет еще быстрее, вместо Rough, которая дает не всегда приемлемый результат, будет Fast с очень хорошим результатом, а особенно сильно повысится скорость перерисовки в Allegro Venture. Ждем декабря, когда выйдет релиз 17.4 QIR2.