-
Постов
84 -
Зарегистрирован
-
Посещение
-
Победитель дней
2
Весь контент KeisN13
-
Курсы по ПЛИС
KeisN13 ответил deplen тема в Образование в области электроники
вот сертифицированный тренинг центр по Xilinx - https://plis2.ru/ Intel - https://toptech.academy/ Правда денег стоят, но на то они и сертификат имеют и преподавателей отправляют учиться за бугор. -
не совсем без перекомпиляции, но обновление за несколько секунд без перетрассировки проекта. http://fpga-systems.ru/publ/xilinx/xilinx_vivado/eco_flow_v_vivado_ili_rabota_v_rezhime_redaktirovanija_netlista/8-1-0-86
-
Vivado & Vitis 2019.2
KeisN13 ответил Alex77 тема в Среды разработки - обсуждаем САПРы
Не уверен, что выкладываемый пост актуален, но может пригодится кому-то (оригинал тут) -
Вот я чет тупанул жёстко. Сигналы я инициализирую при объявлении и в процессах соответственно. Если в начале процесса сигналы проинициализированы то if для этого сигнала можно не закрывать.
-
наверное не переменной , а сигналу. Сигналы я инициализирую в начальное состояние только при объявлении В целом я хотел написать, что незакрытые ифы порождают латчи
-
Описание синхронного процесса это чуть ли не единственное исключение из правила, что каждый if должен иметь else. Думаю оно очевидно и не явно подразумевалось.
-
Непонятно почему до сих пор не прочитаны основы проектирования на VHDL и шаблоны описания конкретных элементов от вендора. UG901 если это Xilinx Else всегда должен быть, никогда не останавливай код на else if или if.
-
Покритикуйте FIFO
KeisN13 ответил Dantist2k17 тема в Языки проектирования на ПЛИС (FPGA)
Код фифо без констрейнов, что тут можно критиковать? -
Не понятно почему автора кода удивляет, что в PL части SoC должен быть статический набор периферии, которую он этим кодом делает. В ПЛИС динамически ничего выделать нельзя. Если вы своим параметром хотите менять "на лету" количество интерфейсов, то Вас ждет фиаско. Вы можете создать заранее максимальное количество интерфейсов в PL части и потом нужное количество включать и выключать с помощью PS, но незадействованные все равно будут находиться внутри ПЛИС. Или использовать частичную реконфигурацию с набором областей, где будет подгружаться и куда будет заливаться нужное количество интерфейсов.
-
Xilinx Vitis
KeisN13 ответил litv тема в Среды разработки - обсуждаем САПРы
Поверь мне на слово, от SDAccel особо не чем, а вот от SDSoC практически полностью, но от вас, как конечных пользователей, это скрыто -
Xilinx Vitis
KeisN13 ответил litv тема в Среды разработки - обсуждаем САПРы
Отличный копипаст https://www.macrogroup.ru/sites/default/files/uploads/files_and_docs/Xilinx/vitis-pr-release-rus.pdf -
А может не ставить пул ап и не использовать внутренние резисторы плис, а поставить дискретные компоненты, раз такая чехарда с 26 разами?
-
да, очевидно некорректно перевел. А какая частота если не секрет?
-
Прости, Doka, я не удержался http://g.zeos.in/?q=Vivado%2Bgit%2Bxapp А так, тут много мнений как и что лучше хранить на гит, но обычно отсылают сюда https://www.xilinx.com/support/documentation/sw_manuals/xilinx2016_3/ug1198-vivado-revision-control-tutorial.pdf
-
Xilinx Versal
KeisN13 ответил Flood тема в Работаем с ПЛИС, области применения, выбор
Простите за годовалое опоздание, но вдруг кому пригодится. Статейка по Versal. Xilinx VERSAL: монстр с NoC'ом -
Не стесняйся, обращайся, я тебе помогу
-
Ты там поосторожней, не подставь контору своими сканированиями, а то и глядишь всю Россию
-
ставьте статику и qdr'ы
-
Туториалы по Zynq-7000
KeisN13 опубликовал тема в Обучающие видео-материалы и обмен опытом
Проходим туториалы по Zynq-7000 с платкой Minized. Есть как теоретическая часть, так и практическая. Лекции и простенькие лабораторные работы -- то что нужно для начала освоения системы-на-кристалле от Xilinx. Ссылка на плейлист: https://www.youtube.com/playlist?list=PLWMg96mLREOekNVh8-3U5JZv2NTCLMbP5 -
Tcl интерпретатор
KeisN13 ответил djhall тема в Языки проектирования на ПЛИС (FPGA)
Не совсем понимаю как ты получишь доступ к базе данных проекта (лутам, цепям, задержкам, свойствам и тд), чтобы проводить отладку скриптов? -
Нет, это самый первый вариант первого видео урока, который я снял. Я оставил его себе на память.
-
Раздали все отладки, первая будет должна вернуться в сентябре. Если хотите поиграться с Minized пишите, зарезервирую.
-
FPGA начального уровня
KeisN13 опубликовал тема в Обучающие видео-материалы и обмен опытом
Небольшая серия видеоуроков, в которой на несложном Hello PUF проекте демонстрируется минимум, который необходим современному разработчику на плис, пускай даже и начального уровня. В курсе есть: Работа в Vivado Разработка кода на VHDL и Verilog Использование атрибутов синтеза Сборка софт-процессорной системы на базе MicroBlaze Создание проектных ограничений Работа с Tcl консолью и создание скрипта на Tcl Работа в SDK и разработка C кода для софт-процессорной системы Подключение и отладка проекта с использованием ILA Поскольку курс закончился и проект был завершён, выкладываю его здесь. Надеюсь начинающим пригодится. https://www.youtube.com/playlist?list=PLWMg96mLREOeHuNGxkIUo-iCHPxdReQAX -
Такой платы не существует