[fill 2]

И все же почему не генерятся детали из IOD?

 

В IOD откройте окно console и посмотрите что там написано.

[Vadim 0]

Файлы в проекте и в ЦБ должны совпадать. Иначе символ нарисованный в редакторе символов будет иначе выглядеть в схемном редакторе - например не совпадут сетки. Поэтому при создании нового проекта в DC\DV подключают файл настроек использованный и в ЦБ.

Чтобы каждый раз не подключать настроечный файл, новый проект рекомендуется создавать на основе существующего, т.е. создаем пустой проект, подключаем к нему нужные настроечные файлы.

Новые проекты далее создаем через Job_Management_Wizard (опция Copy).

Это мне известно :)

Ну, раз при создании проекта настроечные файлы библиотеки не принимаются во внимание(а я чуть было не обрадовался), буду продолжать пользоваться Copy.

[G_A_S 0]

В IOD откройте окно console и посмотрите что там написано.

 

# --------------------

# command line passed in is:

# C:\MentorGraphics\2005EXP\SDD_HOME\wg\win32\bin\asc_in.exe -lib="C:\Test\10\10.slb" -project="C:\Test\10\10.prj" "C:\Test\10\x4_10.inp"

# --------------------

#

#

#

# ASC_IN - Create Schematics and Symbols from ASCII. Version 16.1.0.1

# © Copyright Mentor Graphics Corporation 2005.

# All Rights Reserved.

#

#

# ..reading project file C:\Test\10\10.prj

# ..reading system parameter file

# ..reading symbology

# ..reading font file

#

# ..reading pin types file

# ..reading text property files.

# ..processing file C:\Test\10\x4_10.inp

# ..opening cell x4_10_control_pcb

# ..saving cell 'x4_10_control_pcb'

# ..saved cell 'C:\Test\10\10.slb(x4_10_control_pcb;1)'

# ..opening cell x4_10

# ..saving cell 'x4_10'

# ..saved cell 'C:\Test\10\10.slb(x4_10;2)'

# **** Can't load cell 'CON_HIER_I' from cell library.

# Error on line 100 of input file.

# ASC_IN utility program completed

#

# Export process completed with errors

# Export - 1 error(s), 9 warning(s)

 

 

Но я не знаю, что такое CON_HIER_I...... У меня такого нет... Судя по названию, это какой-то иерархический коннектор. Возможно, я случайно его удалил. Но почему тогда cell library? Если я что-то и удалал, то только из Symbols.

Изменено 29 ноября, 2007 пользователем G_A_S

[fill 2]

# **** Can't load cell 'CON_HIER_I' from cell library.

# Error on line 100 of input file.

# ASC_IN utility program completed

#

# Export process completed with errors

# Export - 1 error(s), 9 warning(s)

Но я не знаю, что такое CON_HIER_I...... У меня такого нет...

 

Напрягите серое вещество ;) Рассмотрим логически по порядку:

IOD генерирует иерархическую подсхему, значит на ней должны быть размещены иерархические коннекторы, чтобы их можно было разместить они должны существовать в библиотеке. А у вас IOD их почему-то не видит. Почему - мне отсюда не видно. :) Но например в любой новой ЦБ они обязательно присутствуют (partition называется Connector).

[G_A_S 0]

Напрягите серое вещество ;) Рассмотрим логически по порядку:

IOD генерирует иерархическую подсхему, значит на ней должны быть размещены иерархические коннекторы, чтобы их можно было разместить они должны существовать в библиотеке. А у вас IOD их почему-то не видит. Почему - мне отсюда не видно. :) Но например в любой новой ЦБ они обязательно присутствуют (partition называется Connector).

 

До этого я догадался. Да и этот элемент лежит на своем месте в партишн. Но ошибка ведь есть!

Видимо, проблема кроется в чем-то другом... Ох уж этот ментор...

 

Вот полный отчет по попытке синтеза символов и схемы:

 

exportschematic -dc -lmc D:\\GAS\\Distrib\\Mentor\\DC_library\\DC_library.lmc -partition Proba -skipcolors -swapgroups -hkp C:\\Test\\10\\10.prj

Unassigned pins placed on symbol 'x4_10_configpins': A11 A12 AA11 AA12 AA14 AA15 AA16 AB13 AB14 AC11 AC12 AC13 AC14 AC15 AC16 AD7 AD13 AD14 AD16 AD17 AD20 AE7 AE20 AF15 AF16 C11 C16 D11 D12 D14 D15 D16 E13 E14 F11 F12 F13 F14 F15 F16 G5 G6 G11 G12 G13 G14 G15 G16 G21 G22 H12 H13 H14 H15 R5 R6 R21 R22 W12 W13 W14 W15 Y11 Y12 Y13 Y14 Y15 Y16 AA13 AB2 AB7 AC20 AF10 B12 C1 C25 D5 D7 D13 D19 D21 G3 G23 J1 J25 M3 M26 R3 R25 U2 U24 W3 W24 Y7 Y21 Y23

Unassigned pins placed on symbol 'x4_10_powerpins_page1': AE15 AE16 AE17 AF17

--------------------

command line passed in is:

C:\MentorGraphics\2005EXP\SDD_HOME\wg\win32\bin\asc_out.exe -V -INCLUDE -OUTPUT="C:\Documents and Settings\GAS222\Local Settings\Temp\165.tmp" "C:\Test\10\unsaved_design_top.sbk("*")"

--------------------

 

 

 

ASC_OUT - ASCII from schematics, state diagrams or

symbols. Version 16.0.0.2

© Copyright Mentor Graphics Corporation 2005.

All Rights Reserved.

 

 

..reading project file

..reading system parameter file

..reading symbology

..reading font file

..reading pin types files.

..reading text property files.

****Error. Failed to open file 'C:\Test\10\unsaved_design_top.sbk'.

 

--------------------

command line passed in is:

C:\MentorGraphics\2005EXP\SDD_HOME\wg\win32\bin\asc_out.exe -V -INCLUDE -OUTPUT="C:\Documents and Settings\GAS222\Local Settings\Temp\166.tmp" "C:\Test\10\x4_10.sbk("*")"

--------------------

 

 

 

ASC_OUT - ASCII from schematics, state diagrams or

symbols. Version 16.0.0.2

© Copyright Mentor Graphics Corporation 2005.

All Rights Reserved.

 

 

..reading project file

..reading system parameter file

..reading symbology

..reading font file

..reading pin types files.

..reading text property files.

****Error. Failed to open file 'C:\Test\10\x4_10.sbk'.

 

Duplicated ports found in x4_10_configpins will be renamed.

Duplicated ports found in x4_10_powerpins_page1 will be renamed.

Duplicated ports found in x4_10_powerpins_page2 will be renamed.

Not placed signal GND

Not placed signal VCCAUX

Not placed signal VCCINT

Not placed signal VCCO

--------------------

command line passed in is:

C:\MentorGraphics\2005EXP\SDD_HOME\wg\win32\bin\asc_in.exe -lib="C:\Test\10\10.slb" -project="C:\Test\10\10.prj" "C:\Test\10\unsaved_design_top.inp"

--------------------

 

 

 

ASC_IN - Create Schematics and Symbols from ASCII. Version 16.1.0.1

© Copyright Mentor Graphics Corporation 2005.

All Rights Reserved.

 

 

..reading project file C:\Test\10\10.prj

 

..reading system parameter file

..reading symbology

..reading font file

..reading pin types file

..reading text property files.

 

..processing file C:\Test\10\unsaved_design_top.inp

..opening cell x4_10

..saving cell 'x4_10'

..saved cell 'C:\Test\10\10.slb(x4_10;1)'

..opening cell x4_10_configpins

 

..saving cell 'x4_10_configpins'

..saved cell 'C:\Test\10\10.slb(x4_10_configpins;1)'

..opening cell x4_10_pcb_page1

 

..saving cell 'x4_10_pcb_page1'

..saved cell 'C:\Test\10\10.slb(x4_10_pcb_page1;1)'

..opening cell x4_10_pcb_page2

 

..saving cell 'x4_10_pcb_page2'

..saved cell 'C:\Test\10\10.slb(x4_10_pcb_page2;1)'

..opening cell x4_10_pcb_page3

 

..saving cell 'x4_10_pcb_page3'

..saved cell 'C:\Test\10\10.slb(x4_10_pcb_page3;1)'

..opening cell x4_10_pcb_page4

 

..saving cell 'x4_10_pcb_page4'

..saved cell 'C:\Test\10\10.slb(x4_10_pcb_page4;1)'

..opening cell x4_10_powerpins_page1

 

..saving cell 'x4_10_powerpins_page1'

..saved cell 'C:\Test\10\10.slb(x4_10_powerpins_page1;1)'

..opening cell x4_10_powerpins_page2

 

..saving cell 'x4_10_powerpins_page2'

..saved cell 'C:\Test\10\10.slb(x4_10_powerpins_page2;1)'

 

**** Can't load cell 'CON_INTRA' from cell library.

Error on line 8527 of input file.

ASC_IN utility program completed

 

--------------------

command line passed in is:

C:\MentorGraphics\2005EXP\SDD_HOME\wg\win32\bin\asc_in.exe -lib="C:\Test\10\10.slb" -project="C:\Test\10\10.prj" "C:\Test\10\x4_10.inp"

--------------------

 

 

 

ASC_IN - Create Schematics and Symbols from ASCII. Version 16.1.0.1

© Copyright Mentor Graphics Corporation 2005.

All Rights Reserved.

 

 

..reading project file C:\Test\10\10.prj

 

..reading system parameter file

..reading symbology

..reading font file

 

..reading pin types file

..reading text property files.

..processing file C:\Test\10\x4_10.inp

..opening cell x4_10_control_pcb

..saving cell 'x4_10_control_pcb'

..saved cell 'C:\Test\10\10.slb(x4_10_control_pcb;1)'

..opening cell x4_10

..saving cell 'x4_10'

..saved cell 'C:\Test\10\10.slb(x4_10;2)'

**** Can't load cell 'CON_HIER_I' from cell library.

Error on line 100 of input file.

ASC_IN utility program completed

 

Export process completed with errors

Export - 1 error(s), 9 warning(s)

Изменено 29 ноября, 2007 пользователем G_A_S

[fill 2]

Лучше свой проект выложите. Если у меня будет работать, то проблема живет на вашем компе.

[G_A_S 0]

Лучше свой проект выложите. Если у меня будет работать, то проблема живет на вашем компе.

 

До проекта я еще не дошел... Слишком много непонимания в структуре IOD-DС-EPCB. Порядок всех аннотаций при своппинге ножек, при изменении цепей и т.д. Все время вываливаются какие-то ошибки... Поэтому сейчас не проект, а просто плисина, на которую я выкидываю пару цепей в IOD, конвертирую в DC (что сейчас глюкануло), потом в EPCB. Видео очень грамотное и доходчивое, но не хватает окончания... Это демонстрация аннотаций при изменении цепей. Что, куда и зачем.

Теперь вот и IOD упал. Вообще красота...

[G_A_S 0]

Ну хоть кто-нибудь проходил полный путь создания проекта по пути IOD-DC-EPCB? Проект, содержащий плисины, с грамотным своппингом и всевозможными аннотациями. Поделитесь, пожалуйста, опытом!

[Vadim 0]

Ну хоть кто-нибудь проходил полный путь создания проекта по пути IOD-DC-EPCB? Проект, содержащий плисины, с грамотным своппингом и всевозможными аннотациями. Поделитесь, пожалуйста, опытом!

Присоединяюсь к вопросу. В свое время я тоже пытался разобраться в этом, но не так настойчиво, как Вы. Пожалуй, как появится время, сделаю очередную предпоследнюю попытку :) .

[fill 2]

Ну хоть кто-нибудь проходил полный путь создания проекта по пути IOD-DC-EPCB? Проект, содержащий плисины, с грамотным своппингом и всевозможными аннотациями. Поделитесь, пожалуйста, опытом!

 

Ну не знаю чего там сложного. Наши пользователи в ИТМиВТ уже много лет работают и особых проблем с аннотациями не испытывают. Перестановки естественно удобнее делать в IOD, т.к. перестановка на плате ограничена рамками вентилей, а вентили как раз формируются при генерации PDB из IOD. Из возможных проблем с обратной аннотацией могу вспомнить, что после обратной аннотации в DC\DV бывает нужно сделать компиляцию, иначе в IOD не появляются новые номера выводов (в DxD такой проблемы нет).

[G_A_S 0]

Ну не знаю чего там сложного. Наши пользователи в ИТМиВТ уже много лет работают и особых проблем с аннотациями не испытывают.

 

Это бесспорно! Ничего сложного нет практически ни в чем не только в Менторе, но и вообще по жизни! Главное в этом немного разбираться и хотя бы раз пройти полный путь. А вот понять пакет интуитивно, увы, не совсем получается. Да и по фалу "Методика работы в I/O Designer" проеделенно есть некоторые вопросы. Вроде бы делаешь все, как написано и по идее должно получиться, ан нет...

Каким образом создается файл *.PAD? Куда он прописывается?

[fill 2]

Это бесспорно! Ничего сложного нет практически ни в чем не только в Менторе, но и вообще по жизни! Главное в этом немного разбираться и хотя бы раз пройти полный путь. А вот понять пакет интуитивно, увы, не совсем получается. Да и по фалу "Методика работы в I/O Designer" проеделенно есть некоторые вопросы. Вроде бы делаешь все, как написано и по идее должно получиться, ан нет...

Каким образом создается файл *.PAD? Куда он прописывается?

 

Файл *.pad (или *.pin) содержит отчет о распределении выводов, генерится из среды размещения\трассировки ПЛИС (ISE, Maxplus, Quartus ...). Подключается File>Database_properties>FPGA_Flow>pin_report_file из него можно импортировать имена сигналов и номера ножек, а также экспортировать их обратно разработчику ПЛИС, при перестановках в IOD или плате.

[G_A_S 0]

Файл *.pad (или *.pin) содержит отчет о распределении выводов, генерится из среды размещения\трассировки ПЛИС (ISE, Maxplus, Quartus ...). Подключается File>Database_properties>FPGA_Flow>pin_report_file из него можно импортировать имена сигналов и номера ножек, а также экспортировать их обратно разработчику ПЛИС, при перестановках в IOD или плате.

 

То есть, сам ментор его не генерит? Если его нет и поле в File>Database_properties>FPGA_Flow>pin_report_file пустое, то перестановку сделать не удастся силами IOD? Все сигналы присвивал в IOD методом Add Signal. Как быть?

[G_A_S 0]

Уже ну практически разобрался в основах работы IOD-DC-EPCB, а время полджимает. Не хочется бросать изучение на самом завершающем этапе, так и не поняв сути. А по-другому нельзя. Проект, который уже должен быть сдан, я еще так и не начал из-за всяких мелких недопониманий, которые, по большому счету настолько нелепые, что обидно.

 

Кто может ответить? Почему созданные в IOD цепи не отображаются при синхронизации в DC и EPCB? Даже если после их создания провести соответствующие связи в DC, а потом сделать своппинг в IOD, то при синхронизации номера пинов на схематике не меняются... Почему? Что я не так делаю???

[fill 2]

То есть, сам ментор его не генерит? Если его нет и поле в File>Database_properties>FPGA_Flow>pin_report_file пустое, то перестановку сделать не удастся силами IOD? Все сигналы присвивал в IOD методом Add Signal. Как быть?

 

 

Для начала попробуйте понять какие файлы вы можете прочитать в среде проектирования ПЛИС. Например для Xilinx файл *.ucf однозначно можно прочитать. Соответственно IOD может его сгенерить для передачи информации о назначении выводов в разработку ПЛИС.