Jump to content

    
Sign in to follow this  
_alex__

Какие есть ограничения на количество связей на пластине?

Recommended Posts

Предположим на некоторой пластине 10 млрд. элементов.
Если рассмотреть самые передовые техпроцессы, мы можем связать проводниками все элементы т.е. каждый с каждым?
Либо есть ограничения на колличество возможных связей?

Share this post


Link to post
Share on other sites

В статике - нет. В динамике скорость света и перезарядка затворов снижает частоты. А по количеству элементов ограничений физических нет.

В 70-х были ограничения на дефекты.

Сейчас дефектов в кремнии практически нет.

Share this post


Link to post
Share on other sites

Думаю, что ограничения есть. Если каждый с каждым надо связать одним проводом, то посчитайте факториал от 10 млрд. и получите количество необходимого металла. Среднюю длину провода брать исходя из объема, в котором этот металл поместится.

Ограничение связано со слишком большим сопротивлением получившихся проводов :)

Share this post


Link to post
Share on other sites
7 минут назад, alexvu сказал:

Среднюю длину провода брать исходя из объема,

Не позорьтесь. Читайте теорию Зи "Технология СБИС" для начала.

Теме место в вопросах новичков.

Share this post


Link to post
Share on other sites

Чисто практически, есть ограничения софта по количеству элементов и сопутствующие проблемы по разводке всего этого. Но по факту, это решается разделением на блоки еще на стадии планирования кристалла. 

Share this post


Link to post
Share on other sites

Полный граф это n(n-1)/2 ребер. Т.е. нужно столько проводников чтобы соединить n элементов каждый с каждым.
Даже если элементов миллиарды это возможно?

Share this post


Link to post
Share on other sites

Вы печатные платы разводили когда нибудь, или имеете представление? С эсиком то же самое, те же ограничения. Представьте печатку с BGA корпусами, и, скажем, 10 слоев металлов, только половину которых можно использовать под трассировку. Если корпуса стоят плотно, то каждый с каждым .. ну наверное в пределах сотни выводов разведете. Если раздвигать, сильно раздввигать ... может быть на порядок больше удастся соединить. О миллиардах речь и близко не идет. И о пластине тоже речь не идет - на практике максимально возможный размер чипа где то в пределах 15х15мм, это в пределах миллиарда селлов на тонких процессах.

 

Еще непонятно, что значит - соединить каждый с каждым. Есть десять инверторов, их можно соединить - в цепочку. А вот каждый с каждым, это как? Вопрос уж больно надуманый .. лучше напишите что именно хотите сделать

Edited by Aleх

Share this post


Link to post
Share on other sites

Есть математическая задача, освещаемая в научных статьях по STD cell-ам. 

Судя по инфе из статей по трассировке, любое количество связей уместится в 7 слоях металла.

 

Share this post


Link to post
Share on other sites
29.07.2021 в 19:43, _alex__ сказал:

есть ограничения на количество возможных связей?

Теоретически, при идеальном качестве изготовления, такого ограничения нет.
Но т.к. качество связей между элементами и качество самих этих элементов не идеально, то есть некоторая малая вероятность того, что связь будет работать неправильно, т.е. будет или разрыв связи, или закоротка на другие связи, или неработающий эленмент, или любые другие произвольные комбинации таких событий. В таком случае (применение резервирования не рассматриваем) вся система окажется неработоспособной. Вероятность отказа системы очень быстро растет с ростом количества элементов и связей между ними. Поэтому если захотеть изготавливать что-то суперсложное, то процент выхода быстро будет приближаться к нулю. Это приведет к резкому удорожанию изделий и уменьшению надежности тех образцов, которые случайно оказались исправными.

Share this post


Link to post
Share on other sites

В практической микросхемотехнике такие ограничения не известни.... 

On 8/2/2021 at 6:19 PM, Jurenja said:

 Поэтому если захотеть изготавливать что-то суперсложное, то процент выхода быстро будет приближаться к нулю. Это приведет к резкому удорожанию изделий и уменьшению надежности тех образцов, которые случайно оказались исправными.

А как тогда суперкомпьютеры с тысячами процов работают? 

Share this post


Link to post
Share on other sites
8 часов назад, topor_topor сказал:

А как тогда суперкомпьютеры с тысячами процов работают?

Перед сборкой суперкомпьютера каждый процессор (и любой другой блок) проверяется на работоспособность, неработающие отбраковываются.

Share this post


Link to post
Share on other sites
On 8/4/2021 at 7:43 AM, Jurenja said:

Перед сборкой суперкомпьютера каждый процессор (и любой другой блок) проверяется на работоспособность, неработающие отбраковываются.

А я думал что вообще каждая микросхема проверяется на выходе производства... 

Share this post


Link to post
Share on other sites
09.08.2021 в 01:08, topor_topor сказал:

А я думал что вообще каждая микросхема проверяется на выходе производства...

Так и есть, микросхема на выходе производства проверяется.

Но на этапе производства каждый элемент внутри кристалла и каждая связь между этими элементами - не проверяется.

Share this post


Link to post
Share on other sites
7 hours ago, Jurenja said:

Так и есть, микросхема на выходе производства проверяется.

Но на этапе производства каждый элемент внутри кристалла и каждая связь между этими элементами - не проверяется.

Чето я запутался :(

Чем выход производства от етапа производства отличается? 

Ето все о производстве микросхеми? 

 

Share this post


Link to post
Share on other sites
On 8/9/2021 at 1:08 AM, topor_topor said:

А я думал что вообще каждая микросхема проверяется на выходе производства... 

вообще-то не 100%, это же время тестера и ран-тайм время генерации векторов для дорогостоящего тула (а там время генерации при переходе от 95% к 97% увеличивается вдвое, и дальше к 100% еще сложнее приблизиться)

то есть если есть желание сэкономить, то можно отказаться от теста (понятно, что пользовательский прибор или даже плата с негодным чипом может съесть эту экономию)

это при условии скан-инсершина, у меня был чип (малая серия), в котором экономили на скан-цепях и тестировали уже корпусированные чипы в сокете (это еще в 90-е, когда за еду работали российские инженеры/программисты и по критерию цена/качество уделывали тестер и ATPG :)

-----------

и как уже написано - чем сложнее микросхема, тем сложнее приблизится к 100% покрытия тестами

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this