[zombi 0]

1 hour ago, Arlleex said:

Синий и зеленый.

Отлетает прям кусками, усилий даже прилагать не надо особо.

Достаточно погреть место феном (например, при пайке SMD-кварца), а потом паять компоненты рядом, краска кусками отлетает.

Во дела!

Мне пока такое не попадалось.

Давно заказывали платы с отваливающейся маской?

Может с какого то времени левак пошёл?

Я последние в конце сентября заказывал, нормальные платы пришли и 4-х и 2-х слойки.

[Arlleex 131]

42 минуты назад, zombi сказал:

Давно заказывали платы с отваливающейся маской?

Заказывал зеленые в феврале, синие относительно недавно в конце октября...

Чтобы получить нормальный результат, плату на фото выше (синюю) я начинал паять три раза.

Две ушло в мусор после того, как припаял кварцы; стал паять конденсаторы рядом и получил кучку отвалившейся маски.

Кстати, если сильно присмотреться, то и на запаянной плате можно найти изъяны (нормальный такой кусок отвалился справа от FT232RL).

Даже от сильного механического воздействия так избирательно маска не отваливается. Максимум - процарапается. Но не отвалится тупо, как защитное покрытие цифр на лотерейном билете. А я же, фактически, с дури паяльником не елозил по всей плате, руки не из ж*пы Списал на вот такое вот качество маски. При тех же условиях пытался оторвать маску у плат Резонита - ИМХО, оторвется она, разве что, если паяльником как молотком долбить по плате или пытаться насиловать текстолит, жестко царапая его острым жалом паяльника в 100Вт. Короче говоря, чтобы нанести такой же ущерб плате из Резонита, нужно ппц как постараться. Жаловаться в JLCPCB не стал, так как за 500р за 10 плат и доставку в РФ и срок неделю я более, чем доволен.

[HardEgor 65]

2 часа назад, Arlleex сказал:

 Жаловаться в JLCPCB не стал, так как за 500р за 10 плат и доставку в РФ и срок неделю я более, чем доволен.

И зря. Времени занимает чуть, а им помощь - заметить косяк и поправить технологию,  и вам могут бесплатно замену нормальную прислать.

[MementoMori 4]

Что я сам мог бы отметить - у Резонита невооруженным глазом заметна в разы более качественная шелкография. Не сравнимая с тем, что я заказывал у каких-от китайцев с алиэкспресс. Посмотрим как сделают JLCPCB

[Arlleex 131]

1 час назад, HardEgor сказал:

И зря. Времени занимает чуть, а им помощь - заметить косяк и поправить технологию,  и вам могут бесплатно замену нормальную прислать.

Да вот было все некогда да и нужно ли... Я думал, что это то самое качество за 500р.

Впрочем, макеты я делаю периодически, поэтому в следующий раз этот момент буду контролировать.

[MementoMori 4]

2 minutes ago, Arlleex said:

Да вот было все некогда да

Читали это ?

1 hour ago, HardEgor said:

им помощь - заметить косяк и поправить технологию

Вот видите! Из-за Вас они не знают о косяке, не имеют возможности поправить технологию. Если мне придут бракованные платы, виноваты будете Вы)))))

[MementoMori 4]

Гребаные китайцы!

У меняя было плотное расположение компонентов, в связи с чем я убрал кольцо меди с тех виа, которые не имеют соединений в соответствующих слоях.

Причем прямо спросил их - можете делать такие лысые отверстия? Был ответ

"Hello,thank you for your help and it is ok to delete all copper around this VIA ."

 

а они взяли и добавили медь. Как они умудрились сделать плату, учитывая, что такие отверстия у меня располагались впритык к дорожкам, а за счет меди клиренс уменьшился... видимо хватило заложенного запаса - у меня минимальный клиренс 6 mils, у них 3.5 mils. Но на тот факт, что я при трассировке высокоскоростных цепей соблюдал правило 3W, а теперь оно похерено....

 

[MementoMori 4]

[Arlleex 131]

1 час назад, MementoMori сказал:

Гребаные китайцы!

Ну хоть я не при чем

[Aner 3]

Китайцы делают так как сами понимают стандарты и как их оборудование обеспечивает. Нужно быть немного технологом, ну или знать особенности технологии, чтобы давать указания китайцам. Все же они делают все хорошо, если конечно вы потребуете от них все что создали в герберах. Да косяки случаются, но редко. За последний год у меня заказано 15 разных плат без проблем в JLCPCB и ALLPCB (ALLPCB много качественнее но немного дороже). И одна с проблемой, но переделали прислали быстро, бесплатно. Проблема была такая, что в заготовке несколько плат объеденины по периметру контуром в 5 мм для подачи в сборочную линию, где были реперные метки. Также эти реперные метки были и на каждой отдельной плате. Так вот они этот периметр отломали и прислали. После моего первого требования переделали извинились.   

 

Что нужно понимать при заказа в таких компаниях. Вы делаете заказ на сайте у конкретного менеджера, он имеет выбор из 15-30 производств куда отдает заказ, там где есть свободный пул. Проверено мной. В итоге как повезет с производителем вам. Заметил это года три назад, повтор заказа плат разный, выяснил причину.

Но глвное получить от того технолога вопросы и непонятки, все как в стандарте описано. Подтвердив, детализировав ваши хотелки вы получите то, что вам нужно как правило или найдетее компромисное решение.

[Орлёнок 0]

7 часов назад, MementoMori сказал:

Гребаные китайцы! 

Может таки грёбанный разработчик, неудосужившийся даже ознакомиться с технологией производства печатных плат?

Некоторые производители редактируют гербера, чтобы они соответствовали технологии, другие просто отправляют с безграмотными герберами в пешее эротическое.

 

[MementoMori 4]

1 hour ago, Орлёнок said:

Может таки грёбанный разработчик,

Ну зачем так грубо? Я же написал - когда мне друзья посоветовали убрать медь с ВИА  в тех слоях, где она не нужна, я в первую очередь написал производителю плат, как они к этому относятся. И мне ответили - делай, это допустимо.

 

Впрочем почитайте то, что я написал ниже. 

 

[MementoMori 4]

мммм... все-таки на этот раз дурак я...

Скачал я герберы, которые загрузил на их сайт..... И увидел интересное. Во всех внутренних слоях поясков нет.

В TOP и BOTTOM есть круги, меньше по диаметру, чем VIA с пояском, по диаметру они соответствуют отверстиям. Именно на таких отверстиях на плате появились пояски.

Почему так получается в альтиуме при экспорте через Fabrication Ouput? Я попытался поиграться с настройками экспорта - картинка либо такая как на скриншоте, либо дорожки заканчиваются ничем, то есть не имеют на уровне VIA поясков.

Что я делаю не так?

ПОясню - на картинке круги алого диаметра - это VIA, вокруг которых меди быть не должно. Но она есть и шире, чем на картинке.

[Орлёнок 0]

21 минуту назад, MementoMori сказал:

А может быть гребаный Орленок, который как тот чукча, который не читатель, а писатель, внимательно  прочтет мой пост, прежде чем будет учить меня читать о технологии производства печатных плат? Я русским языком написал - когда мне друзья посоветовали убрать медь с ВИА  в тех слоях, где она не нужна, я в первую очередь написал производителю плат, как они к этому относятся. И мне ответили - делай, это допустимо.

1) Сами своё выше сообщение сначала прочитайте, может вы и хотели написать что-то про советы друзей, но там этого нет.

2) По технологии ПП добавление поясков на внешних слоях логичный шаг для обеспечения металлизации отверстия, в любом букваре это есть.

3) Если вы общались с производителем, и как разработчик, вы обязаны знать каким образом будут производить плату с такими отверстиями, вот и расскажите тогда. А иначе еще не факт, что они правильно вас поняли, или вы их

[MementoMori 4]

2 minutes ago, Орлёнок said:

) Сами своё выше сообщение сначала прочитайте, может вы и хотели написать что-то про советы друзей, но там этого нет.

Зато есть про мою переписку с производителем.

Впрочем, я написал уже - выяснилось, что во-первых о внутренних слоях такого косяка нет, а во внешних альтиум сам генерирует нечто, что я привел на картинке.

 

4 minutes ago, Орлёнок said:

2) По технологии ПП добавление поясков на внешних слоях логичный шаг для обеспечения металлизации отверстия, в любом букваре это есть.

Я любитель. Признаю, погорячился, не знал этой тонкости. Но, простите, Альтиум же дает мне возможность сделать ширину пояска нулевой во внешних слоях. Это меня и дезориентировало. А потом оказывается Альтиум молча делает герберы такими, что пояски при производстве появляются.

То есть, я правильно понял, что можно даже не пытаться убрать медь вокруг VIA с внешних слоев, а просто принять это как данность?