Быстрый поиск по просторам дал следующее значение: 6 двухвходовых AND гейтов соответствуют 1му LUTу.
Соответственно данный проект соответствует 30 двухвходовым AND гейтам.
Почему очень грубо? Для проектов в Виваде в GUI есть финальный репорт, который показывает занятость всех используемых макроячеек (LUT, BRAM, FF и т.д.). Взяв структуру ЛУТа и перемножив - получите более-менее реальные значения в логике, откуда нехитрыми манипуляциями мождно получить значение в вентилях.
Если уже standalone questa, ncsim и xcelium тогда уже проще и выгоднее там же и симулить. Быстрее и качественнее будет.
А так для только просмотра - GTKWave. В своё время только его и юзал, вместо колупания в Вивадовском симуляторе (скриптом генерить базу и потом только смотреть)
Увы это немного не то. Это гайд как быстро сделать плату распараллелив работу между отделами. Я в своё время изучал этот мануал - для простого проекта толку 0.
О для ТС действительно, укажите реальное время. И из самых простых шагов - исключить ГУЙ.
Плюс без оной - можно скриптами задавать перепрошивку с таймерами/флагами, тем самым автоматизировав заливку-тесты
Немного не так. Для формарования внешней тактовой, нужно создать create_generated_clock который будет описывать отношение создаваемого клока к внутренним частотам (например в 2 раза медленнее или 1.3 и т.д.).
А дальше - да, задавать задержки относительно выходного пина CK, который указать в виде -reference_pin для input/output дилеев.
Что значит все? Только те, которые будут работать с этой частотой. То что будет работать на другой частоте - на своей.
-reference_pin {pin | port} Adds source and network latency of the specified reference pin to the input delay value in propagated mode. A reference pin is a leaf pin in the fanout cone of the clock source of the clock that you specify using the -clock parameter.
По сути этот параметр позволяет добавить лейтенси клока, выходящего наружу, к задержке входного пина. Но Ваша трактовка также вполне правильная
Советую отзнакомится с понятием Time to Digital Converter. Обычного частотного счётя скорее всего будет недостаточно т.к. даже на 200 МГц это погрешность в ~3м
Хотя если такой точности достаточно - то пожалуйста, пишите обычный счётчик
Почему же ошибаюсь?)
В моём контексте "под контролем ARM'ов" имеется ввиду что если кто хочет - то может использовать и у себя, только нужно поделиться с властителем) А так берите юзайте на здоровье
А Вам если мёд, то сразу ведром))) у помаленьку-почуть. Уже хорошо что Квеста-неМоделсим. Ещё бы Хилые расчехлились на эту тему. Раньше же был у нах симулятор нормальный - чего слили?..
Насколько мне помнится Квеста более рассчитана на поддержду SystemVerilog и его фич. Не то чтобы Моделсимка не "может". Но реально ограничен. ПО крайней мере так было пару годков назад.
Вроде Wishbone но это не точно. Точно не AXI, так как эта лютая хрень полностью под контролем у ARM'ов
На самом деле во многом зависит от тула. Есть тулы, которые принимают последнее декларированное значение (оверрайдят), а есть которые будут использовать самое первое. Обычно это определяется опытным путём.
В любом случае лучше избегать таких ситуация и придерживаться уникального именования переменных/нетов.
Я не сильно вникал в скрипт, да и с Ква не работал особо, но то что проект называется d44_m, а топ-левел файл build_id немного смущает. Да и при попытке билда почему-то указывается последний, хотя в самом первом скрипте
Попробуйте посмотреть в этом направлении.
Я не конкретно к Вашему примеру. Скорее что лет 5 так можно было легко сделать, превратить 10К$ в металлолом. Сейчас конечно и защиты побольше и синтез-имплементация поумнее с проверками разными.
Но при некоторой сноровке...
