Перейти к содержанию

    

Skryppy

Свой
  • Публикаций

    87
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о Skryppy

  • Звание
    Частый гость
  • День рождения 26.04.1987

Информация

  • Город
    Жуков, Калужская область

Старые поля

  • Vkontakte
    skryppy

Посетители профиля

1 184 просмотра профиля
  1. Скачал Saturn. Вот что он мне выдал при настройках по умолчанию Получается 7.1 пс/мм Параметры материалов я уточню у конструкторов, но по крайней мере можно идти к ним с данными. Покажу эти расчеты. Поговорил недавно с одним конструктором, он сказал, что всегда старались сделать дорожки одинаковой длины, никто корректировкой не заморачивался из плисоводов на предприятии.
  2. Впервые слышу об этих программах. Посмотрю информацию, может так проще будет. Плата будет разводиться в P-cad 2006. Попробую смоделировать поведение в программах для разводки.
  3. Спасибо. Я хоть немного разобрался. Проект я уже сделал под конкретные контакты. Все констрейны проекта выполнились. Осталось правильно развести и настроить. Разница задержек для одного банка artix 7 получается до 90 пс. Если что буду настраивать внутри проекта с помощью add_delay и других различных офсетов если будут проблемы.
  4. Нет не задавал. Файл задержек корпуса экспортируется без проекта. Я специально нашел максимальные расхождения в задержках. Понятно, что для проекта сейчас буду закладывать близко стоящие ножки, но тем не менее, если взбредёт в голову использовать именно эти ножки, то так получается?
  5. Подскажите, что-то я запутался. Пусть будем считать, что все дорожки от ПЛИС к АЦП разведут идеально и все длины будут идентичны. Из Vivado экспортировал я файл *.csv с минимальными и максимальными задержками корпуса. Нашел абсолютные значения задержек, получилось: Min trace delay = 46 ps для ножки g12 Max trace delay = 284 ps для ножки ac30. Получается сигнал к контакту G12 должнен быть на 284-46=238 ps дольше, т.е дорожка на 238 ps/7 ps = 34 мм длиннее?
  6. Понятно, спасибо. На всякий случай задам 1 мм. Пусть лучше тяжелей развести, зато подгоном задержек внутри ПЛИС меньше надо будет заниматься.
  7. Здравствуйте. Подскажите какие требования к допустимым отклонениям длины lvds сигналов мне заложить для прибора с ПЛИС. Конструкторы требуют от меня данные. Нашел в интернете формулу, получились такие данные: Шина данных Data1_p, data1_n ... data 9 - частота 420 МГц. 1) Погрешность длины для _p или _n одного сигнала не больше 0,635 мм. 2) длины дорожек для группы сигналов (10 пар сигналов с АЦП, 420 МГц) должны различаться не более 6.35 мм. (Режим работы DDR) Правильно ли я задал данные, или ошибся? Какие примерно должны быть требования к сигналам с такими частотами?
  8. Если не обязательно именно 15 МГц, то возьмите готовый генератор ГК176-ТК (Стандартные частоты: 9,8304 МГц, 10,0 МГц, 12,688375 МГц, 12,8 МГц, 19,2 МГц, 20,0 МГц, 24 МГц, 32 МГц, 33,6 МГц, 40,0 МГц, 50 МГц) и не парьтесь. (или ГК-56)
  9. Может это http://www.ti.com/ww/en/power_management/FPGA/altera.html
  10. Плавающая точка, тип real в hdl не компилируются в железе, они только для тестирования. Но вы можете данные или перевести в формат фиксированной точки, или использовать, как в xilinx, ip блоки для floating point. Недавно была такая тема тут на форуме
  11. Можно написать vhdl тестбенч в котором будут два модуля мастер и слейв и соединить их в этом тестбенче.
  12. Попробуйте Матлаб System Generator. Для каждой Плис настройте свой блок SysGen. Там можно промоделировать проект в параллели с разными внутренними/внешними данными.
  13. Подайте на эталонный фильтр и hdl фильтр одинаковую последовательность чисел и сравните результаты, после какой операции появляются расхождения с эталоном. Расхождение в 20 дБ может быть из-за разного количества бит для хранения промежуточных результатов.
  14. Можете рассказать как ваша модель hdl считает в double? Под double вы подразумеваете 64 бита в формате fixed_64_63 или я чего-то не понимаю.
  15. Посмотрите ERA-8SM+. А вообще просто просмотрите список усилителей по сайтам, например https://ww2.minicircuits.com/WebStore/Amplifiers.html По поводу обработки - если вы подадите в 4 потока данные на плис, то тактовая каждого будет 250 МГц, с этим ПЛИС справится. После приема перенесите сигнал в 0 пч и продецимируйте (если можно). Затем фильтруйте. промоделируйте примерный путь обработки в Матлаб.