Перейти к содержанию
Поиск
    

Vengin

Свой
 Профиль  Обзор контента

  • Постов

    140

  • Зарегистрирован

  • Посещение

 Тип контента 

Темы, опубликованные Vengin

  1.  

    Ошибка симуляции modelsim 2019.2 при включении оптимизации

    От Vengin, в Среды разработки - обсуждаем САПРы

    • 7 ответов
    • 2 396 просмотров
  2.  

    ADSP-CM409F проблемы c SPI

    От Vengin, в Все остальные микроконтроллеры

    • 0 ответов
    • 585 просмотров
  3.  

    Vivado кастомизация параметров в IP Packager с помощью XPATH 1 2

    От Vengin, в Среды разработки - обсуждаем САПРы

    • 27 ответов
    • 2 574 просмотра
  4.  

    Zynq динамическая замена интерфеса PS MIO 1 2

    От Vengin, в Системы на ПЛИС - System on a Programmable Chip (SoPC)

    • 16 ответов
    • 1 305 просмотров
  5.  

    JTAG Analyzer для программатора JTAG-HS2 (Xilinx)

    От Vengin, в Работаем с ПЛИС, области применения, выбор

    • 10 ответов
    • 1 672 просмотра
  6.  

    Vivado: изменение запомненных настроек после синтеза/имплемента

    От Vengin, в Среды разработки - обсуждаем САПРы

    • 2 ответа
    • 525 просмотров
  7.  

    Vivado, "зафиксировать" последовательность source файлов в *.xpr файле проекта

    От Vengin, в Среды разработки - обсуждаем САПРы

    • 7 ответов
    • 832 просмотра
  8.  

    Проблемы с симуляцией FIFO корки в Vivado 1 2

    От Vengin, в Среды разработки - обсуждаем САПРы

    • 20 ответов
    • 2 058 просмотров
  9.  

    Особенности ModelSim 1 2 3

    От Vengin, в Среды разработки - обсуждаем САПРы

    • 37 ответов
    • 8 181 просмотр
  10.  

    Modelsim: отображение float32 в группе

    От Vengin, в Среды разработки - обсуждаем САПРы

    • 0 ответов
    • 459 просмотров
  11.  

    Эффективный широкий pipelined mux 1 2 3

    От Vengin, в Языки проектирования на ПЛИС (FPGA)

    • 31 ответ
    • 5 881 просмотр
  12.  

    Cимуляция Vivado XSIM c inremental compilation

    От Vengin, в Среды разработки - обсуждаем САПРы

    • 10 ответов
    • 2 914 просмотра
  13.  

    Проблемы при прошивке ArriaV Soc FPGA по JTAG 1 2

    От Vengin, в Системы на ПЛИС - System on a Programmable Chip (SoPC)

    • 15 ответов
    • 3 667 просмотров
  14.  

    Симуляция AXI BFM (Altera Quartus)

    От Vengin, в Системы на ПЛИС - System on a Programmable Chip (SoPC)

    • 4 ответа
    • 1 784 просмотра
  15.  

    Digital PLL

    От Vengin, в Работаем с ПЛИС, области применения, выбор

    • 14 ответов
    • 2 268 просмотров
  16.  

    Матрица взаимоисключающих переключений 1 2

    От Vengin, в Языки проектирования на ПЛИС (FPGA)

    • 28 ответов
    • 1 511 просмотр
  17.  

    Active-HDL8.2 + Xilinx 12.x

    От Vengin, в Среды разработки - обсуждаем САПРы

    • 7 ответов
    • 572 просмотра
  18.  

    USB->(isolated serial interface)->FPGA

    От Vengin, в RS232/LPT/USB/PCMCIA/FireWire

    • 6 ответов
    • 1 523 просмотра
  19.  

    Как совмещать ModelSim и ActiveHDL

    От Vengin, в Среды разработки - обсуждаем САПРы

    • 2 ответа
    • 880 просмотров
×
×
  • Создать...